ZHCSQS7H September   1994  – October 2024 UC1842A , UC1843A , UC1844A , UC1845A , UC2842A , UC2843A , UC2844A , UC2845A , UC3842A , UC3843A , UC3844A , UC3845A

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 逐脉冲电流限制
      2. 6.3.2 电流检测电路
      3. 6.3.3 误差放大器配置
      4. 6.3.4 欠压锁定
      5. 6.3.5 振荡器
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 欠压锁定 (UVLO) 启动
      3. 6.4.3 UVLO 关断模式
  8. 应用和实现
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 使用 WEBENCH® 工具创建定制设计方案
        2. 7.2.2.2 UC2842A 设计过程
      3. 7.2.3 应用曲线
  9. 电源相关建议
  10. 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
        1. 10.1.1.1 使用 WEBENCH® 工具创建定制设计方案
      2. 10.1.2 器件命名规则
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 相关链接
    4. 10.4 接收文档更新通知
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚配置和功能

图 4-1 CDIP、PDIP 和 SOIC 封装,8 引脚 JG、P 和 D(顶视图)
图 4-3 SOIC 封装,14 引脚 D(顶视图)
图 4-2 LCCC 和 PLCC 封装,20 引脚 FK 和 FN(顶视图)
图 4-4 SOIC 封装,16 引脚 DW(顶视图)
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
CDIP (8)、PDIP (8)、SOIC (8) LCCC (20)、PLCC (20) SOIC (14) SOIC (16)
COMP 1 2 1 3 O 低阻抗 1MHz 内部误差放大器的输出,也是峰值电流限制或 PWM 比较器的输入,开环增益 (AVOL) 为 80dB。该引脚的最大灌电流为 6mA,并且内部不受电流限制。
FB 2 5 3 4 I 误差放大器的输入,可用于控制电源转换器电压反馈环路以实现稳定性。
GND 5 13 9 11 这是控制器信号地线。
ISENSE 3 7 5 5 I UCx84xA 控制器峰值电流限制或 PWM 比较器的输入。当与电流检测电阻器一同使用时,误差放大器输出电压会控制电源系统的逐周期峰值电流限制。最大峰值电流检测信号在内部被钳位至 1V。请参阅节 6.2
输出 6 15 10 12 O 1A 图腾柱栅极驱动器的输出。该引脚可以拉入/灌出高达 1A 的栅极驱动器电流。必须使用栅极驱动器电阻器来限制栅极驱动器电流。
PGND 12 8 10 电源地和栅极驱动器返回路径。对于具有该引脚的器件,可使用星形接地技术重定向栅极驱动器电流,使其远离信号接地引脚 (GND)。这项技术可以降低由栅极驱动器返回电流引起的 PWM 控制器不稳定性。
RT/CT 4 10 7 6 I 内部振荡器的输入,使用外部定时电阻器 (RT) 和定时电容器 (CT) 进行编程。有关正确选择这些时序分量的信息,请参阅节 6.3.5。TI 建议使用 470pF 至 4.7nF 的电容值。TI 还建议选择 5kΩ 至 100kΩ 的定时电阻器值。
VC 17 11 I 栅极驱动器的偏置输入。对于没有该引脚的 PWM 控制器,栅极驱动器从 VCC 引脚实现偏置。该引脚必须有一个偏置电容器,其电容比设计中使用的主开关 FET 的栅极电容至少大 10 倍。
VCC 7 18 12 13、14 I 栅极驱动器的偏置输入。该引脚必须有一个偏置电容器,其电容比设计中使用的主开关 FET 的栅极电容至少大 10 倍。
VREF 8 20 14 15 O PWM 控制器的基准电压输出。在正常运行的情况下,该引脚必须提供不超过 10mA 的电流。该输出在大约 100mA 时受到短路保护。该基准也用于内部比较器,需要一个 1µF 的高频旁路电容器。此外,VCC 电容器必须至少比 VREF 引脚上的电容器大 10 倍。
NC 1、3、4、6、8、9、11、14、16、19 2、4、6、13 1、2、7、8、9、16 无连接
I = 输入;O = 输出