4 引脚配置和功能

图 4-1 DLG 封装 13 引脚 SON 顶视图

表 4-1 引脚功能

引脚		类型⁽¹⁾	说明
名称	编号	类型⁽¹⁾	说明
INA	2	I	A 通道的输入信号。INA 输入具有兼容 TTL/CMOS 的输入阈值。该引脚在保持开路时在内部被拉至低电平。建议在 INA 上使用 RC 滤波器，R = 10Ω 至 100Ω，C = 10pF 至 100pF。
INB	3	I	B 通道的输入信号。INB 输入具有兼容 TTL/CMOS 的输入阈值。该引脚在保持开路时在内部被拉至低电平。建议在 INB 上使用 RC 滤波器，R = 10Ω 至 100Ω，C = 10pF 至 100pF。
VCCI	4	P	初级侧电源电压。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 GND）。
GND	1，7	G	初级侧接地参考。初级侧的所有信号都以该接地为基准。
EN	5	I	设置为高电平时会同时启用两个驱动器输出，而设置为低电平时则会禁用输出。如果不使用该引脚，则建议将其连接至 VCCI，以实现更好的抗噪性能。如果保持悬空，则该引脚在内部被拉低。建议在 EN 上使用 RC 滤波器，R = 0Ω 至 100Ω，C = 100pF 至 1000pF。
DT	6	I	DT 引脚配置： DT 引脚悬空或对 VCCI 短路会禁用死区时间互锁功能在 DT 和 GND 之间放置 1.7kΩ 至 100kΩ 电阻器 (RDT)，以设置驱动器输出之间的最短死区时间放置 0Ω 至 150Ω 电阻器，或将 DT 引脚短接至 GND 以使两个输出互锁
VDDA	13	P	驱动器 A 的次级侧电源。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 VSSA）。
OUTA	12	O	驱动器 A 的输出。连接到 A 通道晶体管的栅极。
VSSA	11	G	次级侧驱动器 A 接地。次级侧 A 通道的接地参考。
VDDB	10	P	驱动器 B 的次级侧电源。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 VSSB）。
OUTB	9	O	驱动器 B 的输出。连接到 B 通道晶体管的栅极。
VSSB	8	G	次级侧驱动器 B 接地。次级侧 B 通道的接地参考。

(1) P = 电源，G = 地，I = 输入，O = 输出