对于采用半桥的电源转换器拓扑，顶部和底部晶体管之间的死区时间设置有助于防止在动态开关期间发生击穿。

电气表中的 UCC21320-Q1 死区时间规格定义为从一个通道下降沿的 90% 到另一个通道上升沿的 10% 的时间间隔（请参阅图 6-4）。此定义可确保死区时间设置与负载条件无关，并通过制造测试保证线性度。但是，该死区时间设置可能不会反映功率转换器系统中的死区时间，因为死区时间设置取决于外部栅极驱动接通/关断电阻器、直流链路开关电压/电流以及负载晶体管的输入电容。

以下是有关如何为 UCC21320-Q1 选择合适死区时间的建议：

方程式 22.

其中

• DT_setting：UCC21320-Q1 死区时间设置（单位为 ns），DT_Setting = 10 × RDT（单位为 kΩ）。
• DT_Req：具有足够裕度或 ZVS 要求的顶部和底部开关的实际 V_GS 信号之间的系统所需死区时间。
• T_{F_Sys}：在负载、电压/电流条件最坏的情况下，系统内栅极关断下降时间。
• T_{R_Sys}：在负载、电压/电流条件最坏的情况下，系统内栅极导通上升时间。
• T_D(on)：导通延迟时间，从晶体管栅极信号的 10% 到功率晶体管栅极阈值。

在本示例中，DT_Setting 设为 250ns。

应注意，UCC21320-Q1 死区时间设置由 DT 引脚配置决定（请参阅 节 7.4.2），它无法根据系统条件自动微调死区时间。建议在 DT 引脚附近将一个 ≤1nF 陶瓷电容器与 R_DT 并联，以实现更好的抗噪性能。