图 8-2 和图 8-6 展示了以下条件下图 8-1 所示设计示例的基准测试波形：VCC = 5V、VDD = 20V、f_SW = 100kHz 且 V_DC-Link = 0V。

通道 1（黄色）：UCC21320-Q1 INA 引脚信号。

通道 2（蓝色）：UCC21320-Q1 INB 引脚信号。

通道 3（粉色）：高侧功率晶体管上的栅极源信号。

通道 4（绿色）：低侧功率晶体管上的栅极源信号。

在图 8-5 中，通过 INA 和 INB 发送互补的 3.3V、50% 占空比信号。功率晶体管上的栅极驱动信号具有 250ns 死区时间，如图 8-5 的测量部分所示。死区时间设置为 250ns 时，死区时间匹配小于 1ns。

图 8-6 展示了图 8-5 波形的放大图，其中提供了传播延迟和上升/下降时间的测量数据。光标也用于测量死区时间。重要的是，输出波形是在功率晶体管的栅极和源极引脚之间测得的，而不是直接在驱动器 OUTA 和 OUTB 引脚上测得的。由于分离的导通和关断电阻器（R_on、R_off）和不同的灌电流和拉电流，在图 8-6 中观察到了不同的上升时间 (16ns) 和下降时间 (9ns)。

图 8-5 INA/B 和 OUTA/B 的台架测试波形

图 8-6 基准测试波形放大图