ZHCSKZ7D June 2020 – August 2024 UCC21540-Q1
PRODUCTION DATA
11.2 布局示例
图 9-2 展示了一个 2 层 PCB 布局示例，其中标出了 SOIC-14 DW 封装的信号和关键元件，并移除了引脚 12 和引脚 13。更多详细信息，请参阅 UCC21540EVM 设计 -“使用 UCC21540EVM - TI”
图 11-1 布局示例注：
初级侧和次级侧之间没有 PCB 迹线或覆铜，从而确保了隔离性能。
输出级中高侧和低侧栅极驱动器之间的 PCB 迹线有所增加，有助于最大限度地扩大高压运行的爬电距离，同时还将更大限度地减少开关节点 VSSA (SW)（可能存在高 dv/dt）和低侧栅极驱动器之间由寄生电容耦合导致的串扰。
图 11-4 和 图 11-5 分别是 3D 布局的顶视图和底视图。
注：
初级侧和次级侧之间的 PCB 切口位置（确保了隔离性能）。
