图 9-2 和图 9-6 展示了以下条件下图 9-1所示设计示例的基准测试波形：VCC = 5.0V、VDD = 12V、f_SW = 100 kHz 且 V_DC-Link = 400V。

通道 1（蓝色）：高侧功率晶体管上的栅极源信号。

通道 2（青色）：低侧功率晶体管上的栅极源信号。

通道 3（粉色）：INA 引脚信号。

通道 4（绿色）：INB 引脚信号。

在 图 9-5 中，通过 INA 和 INB 发送互补的 3.3V、20%/80% 占空比信号。功率晶体管上的栅极驱动信号具有 200 ns 死区时间，并且直流链路上存在 400V 高压，如图 9-5的测量部分所示。请注意，存在高电压时，需要使用带宽较小的差分探头，而这会限制测量可达到的精度。

图 9-6 展示了 图 9-5 波形的放大图，其中提供了传播延迟和死区时间的测量数据。重要的是，输出波形是在功率晶体管的栅极和源极引脚之间测得的，而不是直接在驱动器 OUTA 和 OUTB 引脚上测得的。

图 9-5 INA/B 和 OUTA/B 的基准测试波形

图 9-6 基准测试波形放大图