图 10-1 显示了一个 2 层 PCB 布局示例,其中标记了信号和主要元件。
图 10-2 和图 10-3 展示了顶层和底层迹线和覆铜。
注: 初级侧和次级侧之间没有 PCB 迹线或覆铜,从而确保了隔离性能。
增加输出级中高侧和低侧栅极驱动器之间的 PCB 迹线,以最大限度地增加高压运行时的爬电距离,这样,也会最大限度地减少由于寄生电容耦合在开关节点 VSSA (SW)(可能存在高 dv/dt)和低侧栅极驱动器之间导致的串扰。
图 10-2 顶层迹线和覆铜 图 10-3 底层迹线和覆铜 图 10-4 和图 10-5 分别是 3D 布局的俯视图和仰视图。
注: PCB 切口位置介于初级侧和次级侧之间,这可以确保隔离性能。
图 10-4 3D PCB 俯视图 图 10-5 3D PCB 底视图