ZHCSQF7B May   2023  – January 2024 UCC21551

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全限值
    8. 5.8  电气特性
    9. 5.9  开关特性
    10. 5.10 绝缘特性曲线
    11. 5.11 典型特性
  7. 参数测量信息
    1. 6.1 传播延迟和脉宽失真度
    2. 6.2 上升至下降时间
    3. 6.3 输入和使能响应时间
    4. 6.4 可编程死区时间
    5. 6.5 上电 UVLO 到输出延迟
    6. 6.6 CMTI 测试
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 7.3.2 输入和输出逻辑表
      3. 7.3.3 输入级
      4. 7.3.4 输出级
      5. 7.3.5 UCC21551x 中的二极管结构
    4. 7.4 器件功能模式
      1. 7.4.1 使能引脚
      2. 7.4.2 可编程死区时间 (DT) 引脚
        1. 7.4.2.1 将 DT 引脚连接到 VCC
        2. 7.4.2.2 DT 引脚连接至 DT 和 GND 引脚之间的编程电阻器
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 设计 INA/INB 输入滤波器
        2. 8.2.2.2 选择外部自举二极管及其串联电阻
        3. 8.2.2.3 栅极驱动器输出电阻器
        4. 8.2.2.4 栅极至源极电阻器选择
        5. 8.2.2.5 估算栅极驱动器功率损耗
        6. 8.2.2.6 估算结温
        7. 8.2.2.7 选择 VCCI、VDDA/B 电容器
          1. 8.2.2.7.1 选择 VCCI 电容器
          2. 8.2.2.7.2 选择 VDDA(自举)电容器
          3. 8.2.2.7.3 选择 VDDB 电容器
        8. 8.2.2.8 死区时间设置指南
        9. 8.2.2.9 具有输出级负偏置的应用电路
      3. 8.2.3 应用曲线
  10. 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方米6体育平台手机版_好二三四免责声明
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 认证
    4. 11.4 接收文档更新通知
    5. 11.5 支持资源
    6. 11.6 商标
    7. 11.7 静电放电警告
    8. 11.8 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电气特性

除非另有说明,否则 VVCCI = 3.3V 或 5.0V,从 VCCI 到 GND 的 0.1µF 电容,VVDDx = 15V(对于 12V UVLO)或 20V(对于 17V UVLO),从 VDDA 和 VDDB 到 VSSA 和 VSSB 的 1µF + 100nF 电容,DT 引脚悬空,EN = VCC 或 DIS = GND,TJ = –40°C 至 +150°C,CL = 0pF (1) 
参数 测试条件 最小值 典型值 最大值 单位
电源电流
IVCC VCC 静态电流 VINx = 0V、EN = VCC;VCC=3.3V 1.5 2.5 mA
VINx = 0V、EN = VCC;VCC=5V 1.5 2.5
VINx = VCC、EN = VCC;VCC=3.3V 4.7 6.7
VINx = VCC、EN = VCC;VCC=5V 4.7 6.7
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;VCC=3.3V 3.2 4.6
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;VCC=5V 3.2 4.6
IVDDx VDDx 静态电流 VINx = 0V、EN = VCC;  2.7 3.7 mA
VINx = 0V、EN = VCC;VDD=25V 2.7 3.7
VINx = VCC、EN = VCC;  2.7 3.7
VINx = VCC、EN = VCC;VDD=25V 2.7 3.7
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;  4 5
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;VDD=25V 4 5
VCC 电源电压欠压阈值
VVCC_ON VCC UVLO 上升阈值 2.55 2.7 2.85 V
VVCC_OFF VCC UVLO 下降阈值 2.35 2.5 2.65
VVCC_HYS VCC UVLO 阈值迟滞 0.2
tVCC+ to OUT VCC UVLO 导通延迟 18 42 80 µs
tVCC– to OUT VCC UVLO 关闭延迟 0.5 1.2 7
tVCCFIL VCC UVLO 抗尖峰脉冲滤波器 0.4 0.9 3.1
VDD 电源电压欠压阈值和延迟
VVDD_ON VDDx UVLO 上升阈值 12V UVLO 选项(金属选项) 11.7 12.5 13.3 V
VVDD_OFF VDDx UVLO 下降阈值 10.7 11.5 12.3
VVDD_HYS VDDx UVLO 阈值迟滞 1.0
VVDD_ON VDDx UVLO 上升阈值 17V UVLO 选项(金属选项) 16.4 17.6 18.8 V
VVDD_OFF VDDx UVLO 下降阈值 15.4 16.6 17.8 V
VVDD_HYS VDDx UVLO 阈值迟滞 1.0 V
tVDD+ to OUT VDDx UVLO 导通延迟 10 µs
tVDD– to OUT VDDx UVLO 关闭延迟 0.1 0.5 2
tVDDFIL VDDx UVLO 抗尖峰脉冲滤波器 0.1 0.17
INA、INB、AND EN/
VINx_H
VEN_H
输入高电平阈值电压 2 2.3 V
VINx_L
VEN_L
输入低电平阈值电压 0.8 1
VINx_HYS
VEN_HYS
输入阈值迟滞 1
RINxD INx 引脚下拉电阻 INx = 3.3V 50 90 185
RENU EN 引脚下拉电阻 EN = 3.3V 50 90 185
输出驱动器级
IO+ 峰值输出拉电流  CVDDx = 10µF,CL = 0.22µF,f = 1kHz -4 A
IO– 峰值输出灌电流 CVDDx = 10µF,CL = 0.22µF,f = 1kHz 6 A
ROH 上拉电阻。ROH 并不表示驱动上拉性能。有关详细信息,请参阅第 8.3.4 节。 IOUTx = –0.05A 5
ROL 下拉电阻 IOUTx = 0.05A 0.55
有源下拉
VOUTPD OUTx 上的输出有源下拉 IOUT = 200mA,VDDx 悬空且未通电。 1.6 2 V
VOUTPD OUTx 上的输出有源下拉 IOUT = 200mA,CVDD=100nF 且未通电。 1.6 2 V
死区时间和重叠编程
DTS 禁用 DT 功能 DT 引脚开路或将 DT 引脚拉至 VCC 由 INA、INB 确定的输出重叠 -
针对 RDT≤0.15kΩ 的死区时间编程 RDT=0~0.15kΩ -6 0.2 6 ns
针对 1.7kΩ≤RDT≤100kΩ
DT (ns) = 8.6×RDT(kΩ) + 13 的死区时间编程
RDT = 10kΩ 86 99 112 ns
RDT = 20kΩ 167 185 203
RDT = 50kΩ 399 443 487
测试条件中的电流方向定义为进入该引脚的电流为正电流,从指定端子流出的电流为负电流(除非
另有说明)