ZHCSQF7B May 2023 – January 2024 UCC21551
PRODUCTION DATA
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|
电源电流 | ||||||
IVCC | VCC 静态电流 | VINx = 0V、EN = VCC;VCC=3.3V | 1.5 | 2.5 | mA | |
VINx = 0V、EN = VCC;VCC=5V | 1.5 | 2.5 | ||||
VINx = VCC、EN = VCC;VCC=3.3V | 4.7 | 6.7 | ||||
VINx = VCC、EN = VCC;VCC=5V | 4.7 | 6.7 | ||||
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;VCC=3.3V | 3.2 | 4.6 | ||||
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;VCC=5V | 3.2 | 4.6 | ||||
IVDDx | VDDx 静态电流 | VINx = 0V、EN = VCC; | 2.7 | 3.7 | mA | |
VINx = 0V、EN = VCC;VDD=25V | 2.7 | 3.7 | ||||
VINx = VCC、EN = VCC; | 2.7 | 3.7 | ||||
VINx = VCC、EN = VCC;VDD=25V | 2.7 | 3.7 | ||||
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC; | 4 | 5 | ||||
VINx PWM 在 0V 时连接至 VCC,fSW = 500kHz,EN = VCC;VDD=25V | 4 | 5 | ||||
VCC 电源电压欠压阈值 | ||||||
VVCC_ON | VCC UVLO 上升阈值 | 2.55 | 2.7 | 2.85 | V | |
VVCC_OFF | VCC UVLO 下降阈值 | 2.35 | 2.5 | 2.65 | ||
VVCC_HYS | VCC UVLO 阈值迟滞 | 0.2 | ||||
tVCC+ to OUT | VCC UVLO 导通延迟 | 18 | 42 | 80 | µs | |
tVCC– to OUT | VCC UVLO 关闭延迟 | 0.5 | 1.2 | 7 | ||
tVCCFIL | VCC UVLO 抗尖峰脉冲滤波器 | 0.4 | 0.9 | 3.1 | ||
VDD 电源电压欠压阈值和延迟 | ||||||
VVDD_ON | VDDx UVLO 上升阈值 | 12V UVLO 选项(金属选项) | 11.7 | 12.5 | 13.3 | V |
VVDD_OFF | VDDx UVLO 下降阈值 | 10.7 | 11.5 | 12.3 | ||
VVDD_HYS | VDDx UVLO 阈值迟滞 | 1.0 | ||||
VVDD_ON | VDDx UVLO 上升阈值 | 17V UVLO 选项(金属选项) | 16.4 | 17.6 | 18.8 | V |
VVDD_OFF | VDDx UVLO 下降阈值 | 15.4 | 16.6 | 17.8 | V | |
VVDD_HYS | VDDx UVLO 阈值迟滞 | 1.0 | V | |||
tVDD+ to OUT | VDDx UVLO 导通延迟 | 10 | µs | |||
tVDD– to OUT | VDDx UVLO 关闭延迟 | 0.1 | 0.5 | 2 | ||
tVDDFIL | VDDx UVLO 抗尖峰脉冲滤波器 | 0.1 | 0.17 | |||
INA、INB、AND EN/ | ||||||
VINx_H、 、VEN_H |
输入高电平阈值电压 | 2 | 2.3 | V | ||
VINx_L、 、VEN_L |
输入低电平阈值电压 | 0.8 | 1 | |||
VINx_HYS、 、VEN_HYS |
输入阈值迟滞 | 1 | ||||
RINxD | INx 引脚下拉电阻 | INx = 3.3V | 50 | 90 | 185 | kΩ |
RENU | EN 引脚下拉电阻 | EN = 3.3V | 50 | 90 | 185 | kΩ |
输出驱动器级 | ||||||
IO+ | 峰值输出拉电流 | CVDDx = 10µF,CL = 0.22µF,f = 1kHz | -4 | A | ||
IO– | 峰值输出灌电流 | CVDDx = 10µF,CL = 0.22µF,f = 1kHz | 6 | A | ||
ROH | 上拉电阻。ROH 并不表示驱动上拉性能。有关详细信息,请参阅第 8.3.4 节。 | IOUTx = –0.05A | 5 | Ω | ||
ROL | 下拉电阻 | IOUTx = 0.05A | 0.55 | |||
有源下拉 | ||||||
VOUTPD | OUTx 上的输出有源下拉 | IOUT = 200mA,VDDx 悬空且未通电。 | 1.6 | 2 | V | |
VOUTPD | OUTx 上的输出有源下拉 | IOUT = 200mA,CVDD=100nF 且未通电。 | 1.6 | 2 | V | |
死区时间和重叠编程 | ||||||
DTS | 禁用 DT 功能 | DT 引脚开路或将 DT 引脚拉至 VCC | 由 INA、INB 确定的输出重叠 | - | ||
针对 RDT≤0.15kΩ 的死区时间编程 | RDT=0~0.15kΩ | -6 | 0.2 | 6 | ns | |
针对 1.7kΩ≤RDT≤100kΩ DT (ns) = 8.6×RDT(kΩ) + 13 的死区时间编程 |
RDT = 10kΩ | 86 | 99 | 112 | ns | |
RDT = 20kΩ | 167 | 185 | 203 | |||
RDT = 50kΩ | 399 | 443 | 487 |