ZHCSWM2 June 2024 UCC27524
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|
D、DGN 封装 | ||||||
tRx | 上升时间 | CLOAD = 1.8nF,20% 至 80%,Vin = 0V – 3.3V | 6 | 10 | ns | |
tFx | 下降时间 | CLOAD = 1.8nF,90% 至 10%,Vin = 0V – 3.3V | 10 | 14 | ns | |
tD1x | 导通传播延迟 | CLOAD = 1.8nF,输入上升的 VINx_H 至输出上升的 10%,Vin = 0V – 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17 | 27 | ns | |
tD2x | 关断传播延迟 | CLOAD = 1.8nF,输入下降的 VINx_L 至输出下降的 90%,Vin = 0V – 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17 | 27 | ns | |
tD3x | 启用传播延迟 | CLOAD = 1.8nF,使能上升的 VENx_H 至输出上升的 10%,Vin = 0V – 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17 | 27 | ns | |
tD4x | 禁用传播延迟 | CLOAD = 1.8nF,使能下降的 VENx_L 至输出下降的 90%,Vin = 0V – 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17 | 27 | ns | |
tM | 两个通道之间的延迟匹配 | CLOAD = 1.8nF,Vin = 0V – 3.3V,Fsw = 500kHz,50% 占空比,INA = INB,|tRA – tRB|,|tFA – tFB| | 1 | 2 | ns | |
tPWmin | 最小输入脉冲宽度 | CL = 1.8nF,Vin = 0V – 3.3V,Fsw = 500kHz,Vo > 1.5V | 10 | 15 | ns | |
DSD 封装 | ||||||
tR | 上升时间 | CLOAD = 1.8nF | 7 | 18 | ns | |
tF | 下降时间 | CLOAD = 1.8nF | 6 | 10 | ns | |
tM | 两通道间的延迟匹配 | INA = INB,50% 转换点处的 OUTA 和 OUTB | 1 | 4 | ns | |
tPW | 可改变输出状态的最小输入脉冲宽度 | 15 | 25 | ns | ||
tD1,tD2 | 输入至输出传播延迟 | CLOAD = 1.8nF,5V 输入脉冲 | 6 | 13 | 23 | ns |
tD3,tD4 | EN 至输出传播延迟 | CLOAD = 1.8nF,5V 使能脉冲 | 6 | 13 | 23 | ns |