ZHCSUV2 April 2024 UCC27614-Q1
PRODMIX
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
---|---|---|---|---|---|---|
tR | 上升时间 | CLOAD = 1.8nF,20% 至 80%,VIN = 0V 至 3.3V | 4.5 | 6 | ns | |
tF | 下降时间 | CLOAD = 1.8nF,90% 至 10%,VIN = 0V 至 3.3V | 4 | 5.5 | ns | |
tD1 | 导通传播延迟 | CLOAD = 1.8nF,输入上升的 VIN_H 至输出上升的 10%,VIN = 0V 至 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17.5 | 27 | ns | |
tD2 | 关断传播延迟 | CLOAD = 1.8nF,输入下降的 VIN_L 至输出下降的 90%,VIN = 0V 至 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17.5 | 27 | ns | |
tPD_EN | 启用传播延迟 | CLOAD = 1.8nF,启用上升的 VEN_H 至输出上升的 10%,VIN = 0V 至 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17.5 | 27 | ns | |
tPD_DIS | 禁用传播延迟 | CLOAD = 1.8nF,启用下降的 VEN_L 至输出下降的 90%,VIN = 0V 至 3.3V,Fsw = 500kHz,50% 占空比,TJ = 125°C | 17.5 | 27 | ns | |
tVDD+_OUT | VDD UVLO 开启延迟 | VDD = 0V 至 4.5V,100ns。所测得从 VDD = 4.5V 到 OUT 的 10% 的延迟 | 3.2 | 6 | µs | |
tVDD-_OUT | VDD UVLO 关闭延迟 | VDD = 4.5V 至 3.4V,100ns。所测得从 VDD = 3.4V 到 OUT 的 90% 的延迟 | 7.5 | us | ||
tPWmin | 传递到输出的最小输入脉冲宽度 | CLOAD = 1.8nF,VIN = 0V 至 3.3V,Fsw = 500kHz,Vo > 1.5V | 9 | 15 | ns |