ZHCS446C September   2011  – July 2024 UCC28063

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  工作原理
      2. 7.3.2  Natural Interleaving
      3. 7.3.3  导通时间控制、最大频率限制和重启计时器
      4. 7.3.4  降低失真
      5. 7.3.5  零电流检测和谷底开关
      6. 7.3.6  相位管理和轻负载运行
      7. 7.3.7  外部禁用
      8. 7.3.8  改进的误差放大器
      9. 7.3.9  软启动
      10. 7.3.10 欠压保护
      11. 7.3.11 压降检测
      12. 7.3.12 VREF
      13. 7.3.13 VCC
      14. 7.3.14 下游转换器控制
      15. 7.3.15 系统级保护
        1. 7.3.15.1 失效防护 OVP - 输出过压保护
        2. 7.3.15.2 过流保护
        3. 7.3.15.3 开环保护
        4. 7.3.15.4 VCC 欠压锁定 (UVLO) 保护
        5. 7.3.15.5 相位故障保护
        6. 7.3.15.6 CS 开路、TSET 开路和短路保护
        7. 7.3.15.7 热关断保护
        8. 7.3.15.8 交流线路欠压和压降保护
        9. 7.3.15.9 故障逻辑图
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1  电感器选型
        2. 8.2.2.2  ZCD 电阻器选择(RZA、RZB)
        3. 8.2.2.3  HVSEN
        4. 8.2.2.4  输出电容器选型
        5. 8.2.2.5  选择 (RS) 用于峰值电流限制
        6. 8.2.2.6  功率半导体选择(Q1、Q2、D1 和 D2)
        7. 8.2.2.7  欠压保护
        8. 8.2.2.8  转换器时序
        9. 8.2.2.9  对 VOUT 进行编程
        10. 8.2.2.10 电压环路补偿
      3. 8.2.3 应用曲线
        1. 8.2.3.1 通过 Natural Interleaving 技术消除输入纹波电流
        2. 8.2.3.2 欠压保护
  10. 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 开发支持
        1. 11.1.1.1 相关器件
      2. 11.1.2 器件命名规则
        1. 11.1.2.1 详细引脚说明
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

热性能信息

热指标(1) UCC28063 单位
SOIC (D)
16 引脚
RθJA 结至环境热阻(2) 91.6 °C/W
RθJC(top) 结至外壳(顶部)热阻(3) 52.1
RθJB 结到电路板热阻(4) 48.6
ψJT 结到顶部的表征参数(5) 14.9
ψJB 结到电路板的表征参数(6) 48.3
有关新旧热性能指标的更多信息,请参阅半导体和 IC 封装热指标 应用报告 (SPRA953)。
在 JESD51-2a 描述的环境中,按照 JESD51-7 的规定,在一个 JEDEC 标准高 K 电路板上进行仿真,从而获得自然对流条件下的结至环境热阻抗。
通过在封装顶部模拟一个冷板测试来获得结至芯片外壳(顶部)的热阻。不存在特定的 JEDEC 标准测试,但可在 ANSI SEMI 标准 G30-88 中找到内容接近的说明。
结至板热阻,可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
结点至顶部特性参数 ψJT 估算器件在实际系统中的结温,可通过 JESD51-2a(第 6 节和第 7 节)介绍的步骤从获得 RθJA 的仿真数据中获取该温度。
结点至电路板特性参数 ψJB 估算器件在实际系统中的结温,可通过 JESD51-2a(第 6 节和第 7 节)介绍的步骤从获得 RθJA 的仿真数据中获取该温度。