ZHCSQD7 December   2023 UCC28750

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议工作条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 开关特性
    7. 6.7 时序要求
    8. 6.8 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 详细引脚说明
      1. 7.3.1 VDD - 输入偏置
      2. 7.3.2 DRV - 栅极驱动输出
      3. 7.3.3 CS - 电流检测
      4. 7.3.4 FB - 反馈
      5. 7.3.5 FLT - 故障
      6. 7.3.6 GND - 接地回路
    4. 7.4 特性说明
      1. 7.4.1 软启动
      2. 7.4.2 控制律
      3. 7.4.3 频率抖动
      4. 7.4.4 故障保护
        1. 7.4.4.1 VDD 过压和欠压锁定
        2. 7.4.4.2 内部过温保护
        3. 7.4.4.3 输出过功率保护
        4. 7.4.4.4 输出短路保护
        5. 7.4.4.5 FLT 引脚保护
      5. 7.4.5 斜率补偿
    5. 7.5 器件功能模式
      1. 7.5.1 关闭
      2. 7.5.2 启动
      3. 7.5.3 开启
      4. 7.5.4 故障
      5. 7.5.5 禁用
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
        1. 8.2.3.1 输入大容量电容及最小体电压
        2. 8.2.3.2 变压器匝数比和电感
        3. 8.2.3.3 电流检测和斜率补偿网络
        4. 8.2.3.4 输出电容器
        5. 8.2.3.5 VDD 电容,CVDD
      4. 8.2.4 应用性能曲线图
        1. 8.2.4.1 启动
        2. 8.2.4.2 负载瞬态
        3. 8.2.4.3 Q1 漏极电压评估
      5. 8.2.5 该做什么和不该做什么
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

变压器匝数比和电感

变压器设计过程从选择开关频率和最大占空比开始。使用 UCC287502 时,针对最大负载操作,开关频率设置为 65kHz。可以放心地选择 50% 以上的最大占空比,因为 UCC28750 是一款灵活的控制器,能够进行 DCM 和 CCM 操作,同时利用内部斜率补偿功能来处理次谐波振荡。

方程式 8. D max,initial = 65 %

在设计设置的最大占空比条件下,变压器次级/初级匝数比(NS 与 NP 之比)可以通过使用边界模式条件公式来选择,从而简化设计过程。匝数比选择是一个迭代过程,在设计变压器时必须考虑初级开关 MOSFET 器件的最大漏源电压。

匝数比最初通过使用最小输入电压和最大占空比值来选择。这种情况具有变压器和开关器件必须处理的最高平均电流,因此大多数公式中都使用这种最坏情况来确定变压器的电感和匝数比。将 NP 设置为 1 匝时,匝数比中的次级匝数由方程式 9 确定:

方程式 9. N S = V o × ( 1 - D max,initial ) V bulk,min × D max,initial

额定漏源电压 (VDS) 为 650V 的 MOSFET 是反激式拓扑中常用的器件,尤其是那些具有通用输入要求(80V 交流至 265V 交流)的拓扑。反射电压(变压器在次级导通期间要承受的电压)必须低于 MOSFET VDS 额定值,并针对泄漏尖峰留出额外的裕度。泄漏尖峰是反激式设计中因 MOSFET 输出电容和变压器漏电感而产生的额外振铃。

方程式 10. V margin = 0.8 × V DS
方程式 11. V reflected = V bulk,max + N P N S × V o
方程式 12. V reflected < V margin

结合方程式 10方程式 11方程式 12 并求解匝数比时,会得出匝数比的约束条件:

方程式 13. N P N S < V margin - V bulk,max V o

此设计概念选择了 1:6 的匝数比。可以对占空比进行迭代,并可以使用新的匝数比来选择新的最大占空比 Dmax,结果为约 65%,这是最初设置的最大值。

方程式 14. D max = Vo N S N P × Vbulk,min + Vo

根据所选的匝数比、最大占空比、输入范围和输出功率范围,可以使用方程式 15 来计算磁化电感值,结果约为 480μH。电感公式是通过使用边界模式公式、使平均输入功率等于平均输出功率并结合效率系数而推导得出的。

方程式 15. L = V bulk,min 2 × D max 2 × T sw × η 2 × P out,max × K ccm

其中

  • η 是反激式器件的假定效率
  • Tsw 为正常工作开关周期
    • 本例中为 15μs,因为此应用设计中使用的器件型号是 65kHz 型号
  • Kccm 是 0.1 到 1 之间的系数,决定了反激式器件进入 CCM 状态的边界条件下最大输出功率的百分比