图 8-8 和 图 8-9 显示了最大时钟频率的参数。
表 8-2 列出了 SDIO 高速率时序特性。
表 8-2 SDIO HS 时序特性
|
最小值 |
最大值 |
单位 |
fclock |
时钟频率,CLK |
0.0 |
52.0 |
MHz |
直流 |
低、高占空比 |
40.0% |
60.0% |
|
tTLH |
上升时间,CLK |
|
3.0 |
ns |
tTHL |
下降时间,CLK |
|
3.0 |
ns |
tISU |
设置时间,输入在 CLK ↑ 前有效 |
3.0 |
|
ns |
tIH |
保持时间,输入在 CLK ↑ 后有效 |
2.0 |
|
ns |
tODLY |
延迟时间,CLK ↑ 到输出有效 |
7.0 |
10.0 |
ns |
Cl |
输出中的容性负载 |
|
10.0 |
pF |