米6体育平台手机版

ZHCSCW8K March 2014 – November 2023 WL1807MOD , WL1837MOD

PRODUCTION DATA

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

MOC|100

散热焊盘机械数据 (封装 | 引脚)

订购信息

zhcscw8k_pm

10.1.2 设计建议

本节介绍了 WL1837 模块、射频布线和天线的布局建议。

表 10-2 总结了布局建议。

表 10-2 布局建议总结

项目	说明
热性能
1	接地过孔必须靠近焊盘。
2	不得在模块下方的模块安装层上铺设信号迹线。
3	在第 2 层中提供完整的接地覆铜以用于散热。
4	在模块下方布置一个实心接地层和多个接地过孔，用于系统稳定和散热。
5	增加第一层的接地覆铜，并将第一层的所有走线都置于内层上（如有可能）。
6	信号迹线可以铺设在位于模块安装层下方的实心接地层下方的第三层。
射频迹线和天线布线
7	射频迹线天线馈电必须尽量短且超出接地基准。此时，迹线开始辐射。
8	射频迹线的弯曲必须是渐进的，最大弯曲大约为 45°，迹线斜接。射频迹线不得有尖角。
9	射频迹线必须在接地平面上在射频迹线两侧都有过孔拼接。
10	射频迹线必须具有恒定阻抗（微带传输线）。
11	为获得最佳效果，射频迹线接地层必须是射频迹线正下方的接地层。接地层必须是实心的。
12	天线部分下方不得有迹线或接地端。
13	射频迹线必须尽量短。天线、射频迹线和模块必须位于 PCB 米6体育平台手机版_好二三四的边缘。还必须考虑天线与外壳的接近程度，以及外壳材料。
电源和接口
14	V_BAT 的电源迹线必须至少为 40mil 宽。
15	1.8V 迹线必须至少为 18mil 宽。
16	使 VBAT 迹线尽可能宽以确保降低电感和迹线电阻。
17	如有可能，将 V_BAT 迹线的上方、下方和旁边接地以屏蔽迹线。
18	SDIO 信号迹线（CLK、CMD、D0、D1、D2 和 D3）的布线必须相互平行，并尽可能短（小于 12cm）。此外，每个布线长度必须与其他布线相同。迹线之间应该有足够的空间（大于迹线宽度或接地的 1.5 倍），以确保信号质量，尤其是对于 SDIO_CLK 迹线。务必使这些迹线远离其他数字或模拟信号迹线。TI 建议在这些总线周围添加接地屏蔽。
19	SDIO 和数字时钟信号是噪声源。尽可能缩短这些信号的迹线。如果可能，在它们周围保持间隙。