必须遵循正确的上电和断电顺序，以免损坏器件。

当 V_BAT、V_IO 或两者均取消置位时，不应向器件驱动任何信号。唯一的例外是作为失效防护 I/O 的慢时钟。

当 V_BAT、V_IO 和慢时钟馈送到器件但 WL_EN 取消置位（低电平）时，器件处于关断状态。在关断状态下，所有功能块、内部直流/直流电源、时钟和 LDO 均被禁用。

要执行正确的上电顺序，请置位（高电平）WL_EN。内部直流/直流电源、LDO 和时钟开始斜升并趋于稳定。稳定的慢时钟、V_IO 和 V_BAT 是使能信号之一置位的先决条件。

要执行正确的关断顺序，请在器件的所有电源（V_BAT、V_IO 和慢时钟）仍稳定且可用时取消置位（低电平）WL_EN。只有在两个使能信号均被取消置位（低电平）后，芯片的电源（V_BAT 和 V_IO）才能取消置位。

图 8-2 显示了模块的一般电源方案，包括断电顺序。

注：1.VBAT 或 VIO 都可以先出现。

2.VBAT 和 VIO 电源以及慢时钟（SCLK）在 EN 置位之前必须处于稳定状态，

而且当 EN 处于活动状态时，必须始终保持稳定。

3.两个连续的器件使能之间至少需要间隔 60µs。假定器件在此期间处于

关闭状态，这意味着器件的所有使能在该最短持续时间内均为低电平。

4.EN 必须取消置位至少 10µs，才能降低 VBAT 或 VIO 电源（

EN 关闭后，电源关闭顺序无关紧要）。

5.EXT_32K - 失效防护 I/O

图 8-2 上电系统