3 반전 증폭기

그림 3-1는 또 다른 기본적인 연산 증폭기 회로로서 반전 증폭기를 보여줍니다. 여기서도 이상적인 연산 증폭기를 나타내기 위해 삼각형 게인 블록 기호가 사용되고 있습니다. 입력 단자, + (Vp)는 비반전 입력이라고 하며, – (Vn)은 반전 입력을 나타냅니다. 그림 2-1의 비반전 회로와 거의 비슷한데, 다만 신호를 R1을 거쳐서 반전 단자로 인가하고 비반전 단자를 접지로 연결하는 것이 다릅니다.

그림 3-1 반전 증폭기

이 회로를 이해하기 위해서는 입력 전압 V_i와 출력 전압 V_o 사이의 관계식을 도출해야 합니다.

V_p를 접지로 연결하므로 다음과 같습니다.

입력으로 전류가 없다는 점을 상기하면, 대입을 해서 V_n 전압을 구할 수 있습니다. 먼저 V_o = 0이라고 하면 다음과 같습니다.

방정식 22.

그 다음에는 V_i = 0이라고 하면 다음과 같습니다.

방정식 23.

합치면 다음과 같습니다.

방정식 24.

공식 방정식 14에서 V_o = aV_d = a(V_p - V_n)을 대입해서 재정리를 하면 다음과 같은 공식을 얻을 수 있습니다.

방정식 25.

여기서

방정식 26.

이 역시 증폭기 회로입니다. b  1이므로, 폐쇄 루프 이득 A가 음이고 V_o의 극성은 V_i와 반대가 될 것입니다. 그러므로 반전 증폭기입니다.