5 연산 증폭기 사양

연산 증폭기 회로를 적정 이득 및 주파수로 작동하면 실제 성능이 이상적 성능에 근접할 것입니다. 하지만 이득과 주파수가 높아짐에 따라서 연산 증폭기의 특정한 제한점들이 회로 성능에 영향을 미칠 것입니다.

이론적으로 연산 증폭기의 내부 구조와 연산 증폭기를 제조하기 위해서 사용된 공정들을 이해함으로써 이러한 영향들을 계산할 수 있습니다. 하지만 다행히도 직접 이렇게 할 필요는 없습니다. 제조업체들이 데이터 시트로 이 정보를 제공하기 때문입니다. 그러므로 자신의 애플리케이션으로 적합한 연산 증폭기를 선택하기 위해서는 데이터 시트 사양을 잘 해석하는 것이 필요합니다.

이 글에서는 Texas Instruments의 데이터 시트에 기반해서 연산 증폭기 파라미터에 대해서 설명합니다. 다음 정의(주의 사항 제외)는 텍사스 인스트루먼트의 데이터 북, 증폭기, 콤퍼레이터 및 특수 기능(Amplifiers, Comparators, and Special Functions)에 있는 "연산 증폭기 용어"에서 가져온 것입니다. 페이지 1-37~페이지 1-40 및 페이지 5-37~페이지 5-40페이지까지의 “연산 증폭기 용어” 부분에서 가져온 것입니다(특별히 언급한 것 제외). 데이터 시트에서 볼 수 있는 대부분의 파라미터들을 열거하고 있습니다.