방정식 1의 a = ∞ 를 공식 방정식 16에 대입하면 다음과 같습니다.

방정식 17.

공식 방정식 6에서 V_n과 V_p 사이의 전압 차이 V_d가 0이라고 가정했던 것을 상기하면 V_n = V_p입니다. 그렇지만 단락된 것은 아닙니다. 이것을 V_n과 V_p 사이에 가상 단락이라고 합니다. 가상 단락 개념을 사용해서 그림 2-1의 비반전 연산 증폭기 회로 분석을 더더욱 단순화할 수 있습니다.

가상 단락 개념을 사용하면 다음과 같다고 할 수 있습니다.

그러면 Vn을 구하는 것이 방정식 12에서 저항 분할기 문제를 푸는 것과 같아지므로 방정식 18을 대입해서 다음을 얻을 수 있습니다.

방정식 19.

이 공식을 재배열해서 A를 구하면 다음과 같습니다.

방정식 20.

방정식 17에서와 같은 결과가 도출됩니다. 가상 단락 개념을 사용해서 그림 2-1에서 보는 비반전 증폭기 계산을 저항 분할기 네트워크를 계산하는 것으로 단순화할 수 있습니다.