보통 연산 증폭기의 입력에 공통적인 전압이 있습니다. 이 공통 모드 전압이 지나치게 높거나 낮아지는 경우 입력이 차단되고 적절한 작업이 중단됩니다. 공통 모드 입력 전압 범위 V_ICR은 정상적인 동작을 보장하는 범위를 말합니다.

그림 5-2은 그림 4-1의 연산 증폭기 회로를 사용해서 양의 입력 전압 한계를 보여줍니다. V_IN이 V_CC - 0.9V보다 높으면, 입력 트랜지스터와 전류 소스가 셧다운합니다.

그림 5-2 양의 공통 모드 전압 입력 한계

그림 5-3는 그림 4-1의 연산 증폭기 회로를 사용해서 음의 입력 전압 한계를 보여줍니다. VIN이 –VEE + 0.6V보다 낮으면 전류 미러(Q3-Q4)가 셧다운합니다.

그림 5-3 음의 공통 모드 입력 한계

위에서 예로 든 것과 같은 구조는 공통 모드 입력 전압으로 어느 쪽 전원 레일이든 포함하는 것을 할 수 없습니다. 다른 방법으로 연산 증폭기 입력을 구축하면 공통 모드 입력 전압 범위가 달라지고 어느 한 쪽이나 양쪽 다의 전원 레일을 포함할 수 있습니다. 다음과 같은 예를 들 수 있습니다(해당 회로도는 Texas Instruments의 참고 자료 Amplifiers, Comparators, and Special Functions에서 볼 수 있습니다).

• LM324와 LM358은 바이폴라 PNP 입력을 사용하고 컬렉터를 음의 전원 레일로 연결합니다. V_BC가 0이 될 수 있으므로, 공통 모드 입력 전압 범위로 음의 전원 레일을 포함할 수 있습니다.
  
• TL07X와 TLE207X 같은 BiFET 연산 증폭기는 p-채널 JFET을 사용하고 소스를 바이폴라 전류 소스를 통해서 양의 전원 레일로 연결합니다. V_GS가 0이 될 수 있으므로, 이 구조는 공통 모드 입력 전압 범위로 양의 전원 레일을 포함할 수 있습니다.
  
• TI LinCMOS 연산 증폭기는 p-채널 CMOS 입력을 사용하고 서브스트레이트를 양의 전원 레일로 연결합니다. 그러므로 V_G + V_TH < V_DD이면 전도 채널을 형성하고, 그러므로 공통 모드 입력 전압 범위로 음의 전원 레일을 포함할 수 있습니다.
  
• 레일-to-레일 입력 연산 증폭기는 차동 입력으로 상보형 N형 및 P형 디바이스를 사용합니다. 공통 모드 입력 전압이 어느 한 쪽 레일에 가까워지더라도, 차동 입력 중에서 적어도 하나는 계속해서 작동합니다.