KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

증폭기의 기본 원리

본론으로 들어가기 앞서, 먼저 증폭기의 기초적인 원리들을 살펴보겠습니다. 증폭기는 입력 포트와 출력 포트가 있습니다. 선형적 증폭기라면 출력 신호 = A × 입력 신호가 될 것입니다. 여기서 A는 증폭기 계수 또는 이득이라고 합니다.

입력과 출력 신호 특성에 따라서, 다음의 네 가지 증폭기 이득이 가능합니다:

  • 전압(전압 출력/전압 입력)
  • 전류(전류 출력/전류 입력)
  • 트랜스저항(전압 출력/전류 입력)
  • 트랜스컨덕턴스(전류 출력/전압 입력)

대부분의 연산 증폭기가 전압 증폭기이므로, 이 글에서는 전압 증폭기만으로 논의를 제한하도록 하겠습니다.

테브닌 정리를 사용해서 증폭기 모델을 도출하고 적합한 전압 소스와 직렬 저항을 사용해서 단순화할 수 있습니다. 입력 포트는 수동적인 역할을 하고, 자체적으로 전압을 발생시키지 않으며, 이의 테브닌 등가는 저항 소자 Ri입니다. 출력 포트는 전압 소스 AVi와 출력 저항 Ro로 모델링할 수 있습니다 . 간단한 증폭기 회로를 완성하기 위해 입력 소스와 임피던스 Vs 및 Rs와 출력 부하 RL을 포함합니다. 그림 1-1은 간단한 증폭기의 테브닌 등가 회로를 보여줍니다.

GUID-9CEA5E6D-D0E5-44D9-A1B7-D15960686CE5-low.gif그림 1-1 증폭기, 소스, 부하를 포함한 테브닌 모델

증폭기 입력 포트와 출력 포트 모두로 전압 분할기 회로를 볼 수 있습니다. 그러므로 다른 소스나 부하를 사용하면 계산을 다시 해야 하므로 회로 계산이 복잡해집니다.