slew rate SR은 스텝 입력에 대해서 출력 전압이 변화하는 속도입니다. 단위는 V/us 또는 V/ms입니다. 그림 5-8는 slew rate을 보여줍니다.

다시 그림 4-1으로 돌아가서 보면, 커패시터 CC의 충전 및 방전에 따라서 이차 스테이지로 전압 변화가 제한됩니다. 차동 쌍의 어느 한 쪽으로 2I_E를 전도하고 있을 때 최대 비율의 변화가 일어납니다. 이것이 slew rate을 제한하는 가장 주된 요인입니다. 기본적으로 SR = 2I_E/Cc입니다. 하지만 다른 원리로 작동하는 연산 증폭기는 다를 수 있습니다.

전류가 입력 스테이지로 들어가도록 하거나 또는 나오도록 해서 이차 스테이지로 전압을 변화시키기 위해서는 입력으로 오차 전압이 필요합니다. 바이폴라 입력을 사용하는 연산 증폭기로 최대의 slew rate을 위해서는 120mV 대의 오차 전압이 필요합니다. JFET이나 MOSFET 입력의 경우에는 이 전압이 1V부터 3V까지로 높을 수 있습니다.

커패시터 CC를 추가해서 연산 증폭기를 단위 이득으로 안정적이도록 만들 수 있습니다. 어떤 연산 증폭기는 CC 값을 낮춘 저보상 버전이 제공됩니다. 이렇게 하면 구현 가능한 대역폭과 slew rate을 높이는 대신에, 엔지니어가 다른 방법으로 회로 안정성을 달성해야 합니다.

연산 증폭기는 전력 소모가 잡음 및 속도와 절충 관계입니다. slew rate을 높이고자 하면, 연산 증폭기 내의 바이어스 전류가 증가합니다.

그림 5-8 slew rate