KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

대신호 차동 전압 증폭

대신호 차동 전압 증폭 AVD는 VCM을 일정하게 유지하고서 입력 차동 전압 변화에 대해서 출력 전압 변화의 비입니다. 이 파라미터는 개방 루프 이득과 밀접하게 연관됩니다. 이 차이를 출력 부하를 사용해서 측정하므로 부하 효과를 반영합니다.

AVD의 DC 값이 데이터 시트에 게시되지만 AVD는 주파수에 따라 다릅니다. 그림 5-12은 주파수에 따른 AVD 그래프를 보여줍니다.

정밀한 이득이 요구되는 경우에 AVD가 설계 문제가 될 수 있습니다. 방정식 16을 보면, 다음과 같이 비반전 증폭기의 루프 이득을 구할 수 있습니다:

방정식 33. GUID-D1B84220-565D-4218-A718-17D4EE3A9C43-low.gif

여기서,

방정식 34. GUID-D34C4755-C61E-46E2-B1B0-D4C25D9D4F44-low.gif

적합한 저항을 선택해서 회로의 이득을 제어할 수 있습니다. 이 공식에서 1/ab 항을 오차 요인으로 볼 수 있습니다. a 또는 AVD가 1/b와 비교해서 크면, 회로 이득으로 원치 않는 영향을 미칠 수 있습니다