KOKT012 July 2023 ADC32RF54

3 시스템의 잡음 수치를 계산합니다

Friis 방정식을 사용하여 리시버 시스템의 잡음 수치를 계산할 수 있습니다. 그림 2에 나와 있듯이 증폭기 2개와 ADC 1개를 지원하는 단순화된 이상적인 리시버를 가정하면 방정식 1는 다음과 같이 계단식 시스템 잡음 계수를 계산합니다.

방정식 1.

F_{s Y s t e m} = F_{1} + \frac{F_{2} - 1}{G_{1}} + \frac{F_{3} - 1}{G_{1} ∙ G_{2}} + \dots + \frac{F_{n} - 1}{G_{1} ∙ G_{2} \dots ∙ G_{n - 1}}

여기서 F_x는 잡음 요인이며 G_x가 전력 이득입니다.

시스템 잡음 수치(데시벨)는 다음과 같습니다.

방정식 2.

{N F}_{s Y s t e m} = 10 로그 (F_{s Y s t e m})

그림 2 일반적인 수신 신호 체인.

강조해야 할 두 가지 중요한 사항이 있습니다. 시스템 잡음 수치는 주로 첫 번째 요소의 잡음 수치 F₁에 의해 결정되는데, 이득 G₁과 G₂가 ADC 잡음 수치 F₃이 무시할 수 있을 정도로 충분히 크면 됩니다.

두 개의 계단식 LNA가 있는 시스템에서 20dB와 25dB 잡음 수치를 가진 두 개의 서로 다른 ADC를 비교하면 시스템 잡음 수치에 큰 차이가 있음을 알 수 있습니다(표 1 참조).

표 1 두 개의 LNA 단계를 포함한 시스템 잡음 수치.

	LNA1	LNA2	ADC1	ADC2
잡음 수치	1dB	3dB	20dB	25dB
게인	12dB	15dB	0dB	0dB
결과로 얻은 시스템 잡음 수치			1.8dB	2.9dB

ADC2 열에 나열된 시스템(잡음 수치가 5dB 더 나쁜 시스템)을 시스템 잡음 수치가 2dB 미만이 되도록 하려면 표 2과 같이 세 번째 LNA(잡음 수치 = 3dB)를 사용하여 추가로 10dB의 이득을 얻어야 합니다.

표 2에서는 ADC 잡음 수치가 전체 시스템 잡음 치수에 미치는 영향을 보여줍니다. 세 번째 LNA를 추가하면 비용, 보드 영역(정합 부품, 라우팅 및 전원 공급) 및 시스템 전력 소비량이 늘어나고 전체 헤드룸을 더욱 줄일 수 있습니다.

표 2 3개의 LNA 단계가 있는 ADC2를 사용한 시스템 잡음 수치입니다.

	LNA1	LNA2	LNA3	ADC2
잡음 수치	1dB	3dB	3dB	25dB
게인	12dB	15dB	10dB	0dB
결과로 얻은 시스템 잡음 수치				1.4dB

목표 리시버 감도가 -172dBm, 즉 절대 잡음 플로어(-174dBm + 2dB = -172dBm)보다 불과 2dB 높은 매우 약한 신호라고 가정하면 이 리시버에는 2dB 이상의 잡음 수치가 필요합니다. 위의 예제를 ADC1(표 1에 나열된 대로 20dB 잡음 수치)과 계단식 시스템 잡음 수치인 1.8dB를 사용하겠습니다.

그림 3 및 표 3에서 볼 수 있듯이 이득이 12dB인 LNA1은 입력 신호와 잡음을 모두 12dB 높이는 동시에 잡음 수치를 1dB 저하시킵니다(잡음 수치 _LNA1 = 1dB). LNA2는 신호와 잡음을 모두 15dB 상승시킵니다. LNA2의 고유 잡음이 그림 3dB 더 높지만, LNA1의 12dB 이득 덕분에 그 영향은 0.2dB로 감소합니다.

마지막으로, ADC1의 잡음 기여(잡음 수치 = 20dB)는 두 LNA의 27dB 이득만큼 감소하면서 0.6dB로 감소합니다. 따라서 시스템 잡음 수치는 1.8dB로, 약한 입력 신호를 감지할 수 있는 약 0.2dB의 헤드룸이 남게 됩니다.

그림 3 수신 신호 체인의 개별 잡음 수치 기여도를 그래픽 그림으로 보여줍니다.

표 3 개별 잡음 수치 기여도에 대한 계산.

	LNA1	LNA2	ADC
잡음 수치(dB)	1	3	20
게인(dB)	12	15	0
잡음 전력(선형) 10^(잡음 수치/10)	1.26 10^1/10	2 10^3/10	100 10^100/10
전원 이득(선형) 10^(이득/10)	15.85 10^12/10	31.62 10^15/10	1 10^0/10
LNA1만의 잡음 수치(dB)	1	–	–
LNA1 + LNA2만의 잡음 수치(dB)	1.2 10log[1.26+(2-1)/15.85]		–
LNA1 + LNA2 + ADC의 잡음 수치(dB)	1.8 10log[1.26 + (2-1)/15.85 + (100-1)/15.85/31.62]
시스템 잡음 수치(dB)에 대한 추가 영향	1	0.2	0.6

고속 데이터 컨버터는 장치별 데이터시트에 잡음 수치를 나열하는 경우가 거의 없습니다. ADC32RF54 RF 샘플링 ADC에 대한 일반적인 데이터 시트 매개 변수(표 4 참조)를 사용하는 방정식 3을 사용하여 ADC의 잡음 수치를 계산할 수 있습니다.

표 4 ADC32RF54의 데이터시트 매개 변수.

매개 변수	설명	ADC32RF54 (1x AVG)	ADC32RF54 (2x AVG)
V	입력 풀스케일 전압 피크-투-피크(V_pp)	1.1	1.35
R_IN	입력 종단 임피던스(Ω)	100Ω
FS	ADC 샘플링 속도	2.6GSPS
SNR	작은 입력 신호(dBFS)에 대한 ADC SNR, 일반적으로 –20dBFS	64.4	67.1

ADC Noise figure (dB) = P_SIG,dBm + 174 dBm – SNR (dBFS) – bandwidth (Hz)

방정식 3.

{N F}_{A D C} (d B) = 10 l o g (\frac{{(\frac{V}{2 \times \sqrt{2}})}^{2}}{R_{I N}} \times 1000) + 174 - s N R - 10 로그 (\frac{F s}{2})

ADC32RF54의 경우 잡음 수치를 통해 다음을 계산합니다.

잡음 수치(1x AVG) = 20.3dB

10log[(1.1/2/sqrt(2))²/100 x 1000] +174 – 64.4 – 10log[2.6e9/2]

잡음 수치(2x AVG) = 19.3dB

10log[(1.35/2/sqrt(2))²/100 x 1000] +174 – 67.1 – 10log[2.6e9/2]