3 과도 전류

과도 전류의 한 가지 문제는 ADC 작동 조건 및 주변 회로의 결과로 그 크기와 지속 시간이 크게 달라질 수 있다는 점입니다. 따라서 ADC 데이터시트는 과도 전류를 거의 지정하지 않습니다. 그러나 전원 공급 장치 트레이스와 직렬로 배치된 작은 값 저항을 오실로스코프로 조사하여 지정된 시스템 구성에 대한 과도 전류를 측정할 수 있습니다. 그런 다음 옴의 법칙을 사용하여 결과 전류를 확인할 수 있습니다.

ADS1261에는 전원 공급 장치 출력과 ADC AVDD 핀 사이에 이러한 저항을 통합하는 평가 모듈(EVM)이 있습니다. 그림 1에서는 10Ω 측정 저항(R33)이 포함된 EVM 회로도의 관련 부분을 보여줍니다. 이 저항 전체의 평균 또는 과도 전압 강하를 측정한 후 10Ω으로 나누면 ADS1261로 끌어온 평균 또는 과도 전류를 각각 계산합니다. 이 ADC의 과도 전류 동작을 더 잘 이해하기 위해 다양한 조건에서 여러 테스트를 수행했습니다.

그림 1 ADS1261 EVM을 사용한 과도 전류 테스트 회로.

첫 번째 과도 전류 테스트는 AVDD에서 접지까지 권장되는 10µF(C23)와 0.1µF(C24) 디커플링 커패시터를 사용한 파워 업 테스트입니다. 그림 2에서는 이러한 조건에서 ADS1261 과도 전류를 보여줍니다.

그림 2 디커플링 커패시터를 설치하여 전원을 켤 때 측정된 과도 전류를 제공합니다.

PGA가 비활성화되는 평균 전류가 2.7mA(일반) 또는 4.5mA(최대)라는 표 1의 ADS1261 전원 공급 장치 사양을 생각해 보십시오. 그러나 그림 2의 파란색 화살표는 ADS1261이 처음 전원을 공급했을 때 발생하는 250mA 과도 스파이크를 가리킵니다. 이 과도 전류는 일반 전류의 90배 이상, 데이터시트에 지정된 최대 전류의 55배 이상입니다. ADC가 상태 변화를 겪었을 때 유사한 전류 스파이크가 발생할 수 있습니다.

그림 2의 녹색 화살표는 디커플링 커패시터를 충전하는 데 필요한 두 번째 과도 전류를 나타냅니다. 정상 작동 조건에서 디커플링 커패시터는 추가적인 전류를 제공하여 과도가 발생할 때 추가 전류를 제공합니다. 이 추가 충전은 ADC 작동이 영향을 받지 않도록 정상 공급 전압을 유지하는 데 도움이 됩니다. 그러나 커패시터는 시스템에 전원이 공급될 때 충전되지 않은 상태에서 공급 전압까지 충전되어야 합니다. 전원이 공급되지 않는 커패시터는 시스템에 전원이 공급되는 순간 단락처럼 동작하여 큰 돌입 전류를 발생시킵니다. 디커플링 커패시터의 값이 증가할수록 돌입 전류의 크기는 증가합니다.

ADC에 필요한 과도 전류만 측정하기 위해 두 번째 과도 전류 테스트는 AVDD에서 그림 1의 접지로 권장되는 10 및 0.1µF 디커플링 커패시터를 제거했습니다. 그림 3에서는 이러한 조건에서 ADS1261 과도 전류를 보여줍니다.

그림 3 디커플링 커패시터를 제거하여 전원을 켤 때 측정된 과도 전류를 제공합니다.

그림 1의 45mA 과도 스파이크는 스위칭에 의해 ADC에서 요구하는 전원 투입 전류만 나타냅니다. 예상대로 ADC 전용 과도 현상은 디커플링 커패시터를 설치할 때 발생한 250mA 스파이크에 비해 더 작습니다. 그러나 이렇게 감소된 과도 크기는 커패시터가 더 이상 보충 전하를 제공하지 않기 때문에 ADC가 정상 상태 전류에 도달하는 데 상당히 긴 시간이 필요합니다. 또한 이 45mA 과도 현상은 표 1에 나열된 최대 ADC 전류 사양의 10배인 4.5mA입니다.

세 번째 테스트를 수행하여 다른 기능이 과도 전류 스파이크를 일으킬 수 있는지 확인했습니다. ADS1261 VREF를 활성화하는 것은 스파이크를 발생시킨 기능 중 하나입니다. 그림 4에서는 이 과도 전류의 관찰된 동작을 보여줍니다.

그림 4 ADS1261 VREF를 활성화한 상태로 측정된 과도 전류.

표 1에서 일반적인 ADS1261 VREF 전류는 0.2mA라는 것을 기억하십시오. PGA 비활성화(2.7mA) 및 내부 VREF가 활성화된 상태에서 ADC를 작동하면 총 전류 2.9mA가 생성됩니다. 그러나 그림 4에서 60mA 측정 과도 전류는 예상 값의 20배 이상 됩니다. 이 과도 현상은 VREF 출력 핀과 접지 사이에 위치한 필터링 커패시터를 충전하는 데 필요한 돌입 전류로 인해 발생합니다.

그림 4의 흥미로운 특성 중 하나는 기본적으로 전체 과도 펄스에서 전류 요구량이 60mA로 일정하게 유지된다는 점입니다. 이 동작은 ADS1261 내부 VREF에 설계된 고유한 전류 제한으로 인해 발생합니다. 이는 REFOUT 핀이 접지로 단락될 경우 ADC를 보호하는 데 도움이 됩니다.

모든 작동 조건을 테스트하지는 않았지만 측정 가능한 과도 전류를 표시하지 않는 몇 가지 추가 기능 테스트를 수행했습니다. 또한 이 동작은 ADS1261에 국한되지 않습니다. 모든 정밀 ADC에서 이 문서에 설명된 과도 전류를 관찰할 수 있습니다.