NESA014 march 2023 TPSF12C1 , TPSF12C1-Q1 , TPSF12C3 , TPSF12C3-Q1

5 廣泛的 AEF 電路

圖 5-1 說明六種根據感測到的雜訊參數 (電壓或電流)、注入抵消訊號的方法 (電壓或電流) 以及主動控制技術 (FB 或 FF)，進行廣泛的主動濾波器配置。

電壓感測 (VS) 或電流感測 (CS)
電壓注入 (VI) 或電流注入 (CI)
FB 控制或 FF 控制結構

圖 5-1 單相等效的基本主動濾波器結構 (四個 FB 和兩個 FF 電路) 根據控制、感測和注入技術進行分類：FB-CSVI (a)、FB-CSCI (b)、FB-VSVI (c)、FB-VSCI (d)、FF-VSVI (e) 和 FF-CSCI (f)

圖 5-1 中的術語 i_S 和 Z_S 表示功率級的諾頓等效雜訊電流來源和並聯來源阻抗。Z_L 是雜訊接收端 (或 EMI 耐受性元件) 的負載阻抗，例如用於 EMI 量測的 LISN。G 代表主動電路的增益。新增不同的被動元件以取代 Z_S 和 Z_L 會形成不同的混合電路。

從控制立場來看，FB 設計會感測 EMI 耐受性元件的殘餘干擾、反轉訊號、以高增益 G 放大訊號，並在系統中注入抵消訊號，在所需頻率範圍內將感測到的參數驅動至零。相較之下，FF 設計會感測 EMI 來源的干擾、反轉訊號、以均一增益放大訊號，並將訊號注入 EMI 耐受性元件。FF 的放大器均一增益設定必須有高度準確性，如此 EMI 和反 EMI 訊號才會相抵消，使 FF 設計更加困難。

在雜訊感測方面，VS 和 CS 元件通常分別為電容器和 CS 變壓器 (或現有磁性元件上的輔助繞組串聯)。在雜訊抵消方面，VI 設計使用受控系列電壓來源阻止雜訊電流流向 LISN，而 CI 設計則涉及受控制分流電流來源，重新路由雜訊來源產生的雜訊電流，以防止雜訊流進，並由 LISN 測量。VI 和 CI 設計分別利用負載有效地建立分壓器和電流分配器。一般而言，變壓器可包含串聯元件，而電容器可執行分流導電通路。

表 5-1 概括了圖 5-1 中所包含的 AEF 電路的特徵，包括插入損耗運算式和高衰減 [4] 的電路狀況。Y_S 和 Y_L 分別代表 FB-VSCI 設計的雜訊來源和負載的導納。

表 5-1 圖 5-1 的 AEF 電路依拓撲 (控制、感測與注入技術) 進行分類

AEF 拓撲		控制 (FB/FF)	感測 (VS/CS)	注入 (VI/CI)	插入損耗 (IL)	高衰減狀態
a	FB-CSVI	意見反應	電流	電壓	$\|1 + \frac{G_{}}{Z_{S} + Z_{L}}\|$	$\|G_{1}\| >> \|Z_{S} + Z_{L}\|$
b	FB-CSCI	意見反應	電流	電流	$\|1 + \frac{Z_{S}}{Z_{S} + Z_{L}} \cdot G\|$	$\|Z_{S}\| >> \|Z_{L}\|$
c	FB-VSVI	意見反應	電壓	電壓	$\|1 + \frac{Z_{L}}{Z_{S} + Z_{L}} \cdot G\|$	$\|Z_{S}\| << \|Z_{L}\|$
d	FB-VSCI	意見反應	電壓	電流	$\|1 + \frac{G}{Y_{S} + Y_{L}}\|$	$\|G\| >> \|Y_{S} + Y_{L}\|$
e	FF-VSVI	前饋	電壓	電壓	$\|\frac{1}{1 - G} \cdot (1 - \frac{Z_{S}}{Z_{S} + Z_{L}} \cdot G)\|$	$G = 1, \|Z_{S}\| << \|Z_{L}\|$
f	FF-CSCI	前饋	電流	電流	$\|\frac{1}{1 - G} \cdot (1 - \frac{Z_{L}}{Z_{S} + Z_{L}} \cdot G)\|$	$G = 1, \|Z_{S}\| >> \|Z_{L}\|$

IL = i_L,w/oAEF / i_L,w/AEF 是未安裝和安裝 AEF 的濾波器輸出電流的商，通常使用 50-Ω 來源和負載阻抗進行測量，並且與可實現的 EMI 衰減相關。如表 5-1 中所示，每個 AEF 拓撲都需要特定的阻抗行爲才能達到高衰減。