设计目标

设计说明

该高侧电流检测电路使用一个具有轨到轨输入共模范围的比较器，如果负载电流上升至超过 1A，则在比较器输出端 (COMP OUT) 产生过流警报 (OC-Alert) 信号。该实现中的 OC-Alert 信号低电平有效。因此，当超过 1A 阈值后，比较器输出变为低电平。实施迟滞以确保在负载电流减小至 0.5A（减少 50%）时，OC-Alert 返回到逻辑高电平状态。该电路使用开漏输出比较器，从而对输出高逻辑电平进行电平转换，以控制数字逻辑输入引脚。对于需要驱动 MOSFET 开关栅极的应用，最好使用具有推挽输出的比较器。

设计说明

1. 选择具有轨到轨输入共模范围的比较器，以实现高侧电流检测。
2. 选择具有漏极开路输出级的比较器，以进行电平转换。
3. 选择具有低输入失调电压的比较器，以优化精度。
4. 计算分流电阻器 (R₆) 的值，使分流电压 (V_SHUNT) 至少比比较器失调电压 (V_IO) 大 10 倍。

设计步骤

1. 选择 R₆ 的值，使 V_SHUNT 至少比比较器输入失调电压 (V_IO) 大 10 倍。如果使用非常大的 R₆ 值，会提高 OC 检测精度，但会降低电源余量。
   ${\mathrm{V}}_{\mathrm{SHUNT}}=\left({\mathrm{I}}_{\mathrm{OC}}\times {\mathrm{R}}_6\right)\ge 10\times {\mathrm{V}}_{\mathrm{IO}}=55\mathrm{mV}$
   $\mathrm{set}{\mathrm{R}}_6=100\mathrm{m\Omega }\mathrm{for}{\mathrm{I}}_{\mathrm{OC}}=1\mathrm{A}and{\mathrm{V}}_{\mathrm{IO}}=5.5\mathrm{mV}$
2. 确定当比较器输出从高电平转换为低电平 (V_L) 和从低电平转换为高电平 (V_H) 时所需的开关阈值。V_L 表示负载电流超过 OC 电平的阈值，而 V_H 表示负载电流恢复至的正常工作电平的阈值。
   ${\mathrm{V}}_{\mathrm{L}}={\mathrm{V}}_{\mathrm{S}}-\left({\mathrm{I}}_{\mathrm{OC}}\times {\mathrm{R}}_6\right)=10-(1\times 0.1)=9.9\mathrm{V}$
   ${\mathrm{V}}_{\mathrm{H}}={\mathrm{V}}_{\mathrm{S}}-\left({\mathrm{I}}_{\mathrm{RC}}\times {\mathrm{R}}_6\right)=10-(0.5\times 0.1)=9.95\mathrm{V}$
   
3. 在将比较器的非反相输入引脚标记为 V_TH 且比较器输出处于逻辑低电平状态（接地）的情况下，推导出 V_TH 的计算公式，其中 V_H 表示当比较器输出从低电平转换为高电平时的负载电压（V_LOAD）。请注意，用于推导出该公式的简化图显示比较器输出为接地（逻辑低电平）。
   
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{H}}\times \left(\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1+{\mathrm{R}}_2}\right)$
4. 在将比较器的非反相输入引脚标记为 V_TH 且比较器输出处于高阻抗状态的情况下，推导出 V_TH 的计算公式，其中 V_L 表示当比较器输出从高电平转换为低电平时的负载电压（V_LOAD）。建议应用叠加 原理来求解 V_TH。
   
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{L}}\times \left(\frac{{\mathrm{R}}_2+{\mathrm{R}}_3}{{\mathrm{R}}_1+{\mathrm{R}}_2+{\mathrm{R}}_3}\right)+{\mathrm{V}}_{\mathrm{PU}}\times \left(\frac{{\mathrm{R}}_1}{{\mathrm{R}}_1+{\mathrm{R}}_2+{\mathrm{R}}_3}\right)$
5. 通过将两个方程设置为彼此相等来消除变量 V_TH 并求解 R₁。结果为以下二次方程。对 R₂ 的求解是不太理想的，因为小电阻器值的标准值比大电阻器值更多。
   $0=\left({\mathrm{V}}_{\mathrm{PU}}\right)\times {{\mathrm{R}}_1}^2+({\mathrm{V}}_{\mathrm{PU}}\times {\mathrm{R}}_2+{\mathrm{V}}_{\mathrm{L}}\times ({\mathrm{R}}_3+{\mathrm{R}}_2)-{\mathrm{V}}_{\mathrm{H}}\times {\mathrm{R}}_2)\times {\mathrm{R}}_1+({\mathrm{V}}_{\mathrm{L}}-{\mathrm{V}}_{\mathrm{H}})\times ({{\mathrm{R}}_2}^2+{\mathrm{R}}_2\times {\mathrm{R}}_3)$
6. 选择 R3 和 R2 的值。R₃ 远小于 R₂ (R₃ << R₂)。由于增大 R₃ 会导致比较器逻辑高输出电平增加到超过 V_PU，因此应避免增大 R₃。例如，将 R₃ 增大到 100kΩ 的值可能会导致逻辑高输出电平为 3.6V。在本例中，选择 R₂ = 2M 且 R₃ = 1kΩ。
   
   ${\mathrm{R}}_2=2\mathrm{M\Omega }$
   ${\mathrm{R}}_3=1\mathrm{k\Omega }$
7. 在对 V_PU、R₂、V_L、V_H 和 R₃ 代入数值之后，计算 R₁。对于该设计，设置 V_PU = 3.3、R₂ = 2M、V_L = 9.9、V_H = 9.95 以及 R₃ = 1kΩ。
   $0=\left(3.3\right)\times {{\mathrm{R}}_1}^2+(6.591\mathrm{M})\times {\mathrm{R}}_1-(200.1\mathrm{G})$
   $\mathrm{the}\mathrm{positive}\mathrm{root}\mathrm{for}{\mathrm{R}}_1=29.9\mathrm{k\Omega }$
   $\mathrm{using}\mathrm{standard}1\%\mathrm{resistor}\mathrm{values},{\mathrm{R}}_1=30.1\mathrm{k\Omega }$
8. 使用设计步骤 3 中导出的公式计算 V_TH；使用计算出的 R₁ 值。请注意，V_TH 小于 V_L，因为 V_PU 小于 V_L。
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{H}}\times \left(\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1+{\mathrm{R}}_2}\right)=9.802\mathrm{V}$
9. 在反相端子标记为 V_TH 的情况下，导出根据 R₄、R₅ 和 V_S 计算 V_TH 的公式。
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{S}}\times \left(\frac{{\mathrm{R}}_5}{{\mathrm{R}}_4+{\mathrm{R}}_5}\right)$
10. 在代入数值 R₅ = 1M、V_S = 10 及计算出的 V_TH 值之后，计算 R₄。
    ${\mathrm{R}}_4=\left(\frac{{\mathrm{R}}_5\times ({\mathrm{V}}_{\mathrm{S}}-{\mathrm{V}}_{\mathrm{TH}})}{{\mathrm{V}}_{\mathrm{TH}}}\right)=20.15\mathrm{k\Omega }$
    $\mathrm{using}\mathrm{standard}1\%\mathrm{resistor}\mathrm{values},{\mathrm{R}}_4=20.5\mathrm{k\Omega }$

设计仿真

直流仿真结果

瞬态仿真结果

设计参考资料

有关 TI 综合电路库的信息，请参阅模拟工程师电路手册。

请参阅电路 SPICE 仿真文件 SLOM456。

设计特色比较器

设计备用比较器