ZHCA917A October   2018  – September 2024 ADS8912B , OPA320

 

  1.   1
  2.   2
  3.   商标

输入 ADC 差分输入 (Vdif) ADC 共模输入 (Vcm) 数字输出 ADS9110
0V -5V 2.5V 20000H
5V +5V 2.5V 1FFFFH
电源
V+(运算放大器) AVDD DVDD REFP
5V 5V 3V 5V

设计说明

该电路使用两个 OPA320 运算放大器来执行单端至差分转换,以驱动 ADS8912B 全差分 ADC。解决该问题的另一种方法是使用全差分放大器 (FDA)。有关 FDA 示例,请参阅对单极信号采用运算放大器和 FDA 进行单端到差分信号转换。由于市面上有数千种不同类型的运算放大器,与其使用全差分放大器,不如轻松地选择可满足您的特定要求的运算放大器。例如,大多数 FDA 不像许多精密运算放大器那样具有良好的相对于电源轨的摆幅、失调电压、偏置电流和漂移。另一方面,运算放大器方法在反相和同相路径中具有非对称群延迟。此外,FDA 放大器通常具有更佳的失真和 ADC 驱动特性。一般而言,FDA 方法可实现更佳的 SNR 和 THD,运算放大器方法可实现更佳的直流特性。然而,特定的运算放大器或 FDA 会影响两种拓扑的比较。

规格

规格 目标值 计算值 仿真值
瞬态 ADC 输入稳定 (1MSPS) < 0.5LSB = 19.1µV 不适用 5µV
输入/输出范围 不适用 不适用 0.1V < VIN < 4.9V
–4.8V < VOUT < 4.8V
噪声 不适用 30.5µVRMS 28.4µVRMS

设计说明

  1. 对 R1 和 Rg 使用 0.1% 电阻器,以更大限度地降低 U2 上的增益误差和漂移。
  2. 为 Cfilt1、Cfilt2 和 Cfilt3 选择 COG (NPO) 电容器,以便更大限度地减少失真。
  3. 精密实验室系列:模数转换器 (ADC) 培训视频系列介绍了选择电荷桶电路 Rfilt 和 Cfilt 的方法。此类元件值取决于放大器带宽、数据转换器采样速率以及数据转换器设计。此处所示的规格值可为本示例中的放大器和数据转换器提供良好的稳定和交流性能。如果改动此设计,则需要选择其他的 RC 滤波器。请参阅 SAR ADC 前端元件选择简介 培训视频,了解如何选择 RC 滤波器以实现出色的稳定和交流性能。

元件选型

  1. 选择运算放大器以满足系统要求。需要考虑的主要规格如下所示:
    • 相对于电源轨的摆幅 - 对于 5V 电源轨,通常使用轨到轨零交叉失真器件(例如 OPA320OPA325OPA365)。
    • 失调电压和漂移 - 该电路相对于 FDA 方法的一项优势是某些运算放大器可能具有很好的直流性能。
    • 带宽和静态电流 - 该电路相对于 FDA 方法的另一项优势是可提供各种运算放大器带宽和相关的静态电流。对于较低的采样速率,低带宽、低电流运算放大器可能是更好的选择。
  2. 选择 Rg 和 Rf 以更大程度地降低噪音。该电路的增益始终为 1,因此 Rg = Rf。此处的主要考虑因素是在保持负载电阻合理的同时更大程度地降低噪声。将电阻器噪声设置为放大器噪声的大约 ⅓。在该示例中,Rf = Rg = 1kΩ 可以实现 2.8nV/√Hz 的噪声,这大约是 7nV/√Hz 运算放大器噪声的 ⅓。此外,最大负载电流为 2.5mA (5V ÷ 2kΩ = 2.5mA),与运算放大器短路限制 (65mA) 相比较低。
  3. 查找可在 1kSPS 的采样速率下实现稳定的 Rfilt 和 Cfilt。请观看优化 Rfilt 和 Cfilt 值,了解选择 Rfilt 和 Cfilt 的算法。经证实,200kΩ 和 510pF 的最终值可确保稳定至远低于最低有效位 (LSB) ½ 的位置。

直流传输特性

下图显示了该电路的直流传输特性(0V 至 5V 单端输入、-5V 至 +5V 全差分输出)。请注意,线性范围限制在大约相对于两个电源轨 0.1V(Vin 线性范围大约为 0.1V 至 4.9V)。限制来自放大器输出摆幅限制。为了改善线性摆幅,需要调整放大器的负电源和正电源。有关该操作的示例,请参阅低功耗传感器测量:3.3V、1ksps、12 位、单端、双电源电路

交流传输特性

在这种情况下,带宽限制主要由 Rfilt、Cfilt 值设置。放大器闭环带宽也可能影响总体带宽。请注意,U2 带宽是 U1 带宽的一半,因为其噪声增益是二 (BWU2 = GBW/Gn = 20MHz/2 = 10MHz)。

群延迟(频域)

群延迟是施加的输入信号和输出信号之间的延时时间。所有放大器和滤波器都会具有群延迟。群延迟是该电路的亮点,因为反相和同相路径都具有不同的群延迟。对于较高频率的信号,这可能会产生失真。有关其他详细信息,请参阅时域图中的群延迟。

群延迟(时域)

下图定性地显示了群延迟如何影响时域信号。该图中的误差被夸大,以强调群延迟的影响。绿色信号表示 AIN_P 上的输出,蓝色信号表示 AIN_N 上的反相输出。理想情况下,两个信号应该跟踪,但组延迟将蓝色信号向右移动。请注意,当信号缓慢移动时,误差相对较小,当它们快速移动时,误差较大。因此,低频信号将具有良好的失真性能,频率较高的信号将具有较低的失真性能。SPICE 不对 THD 进行仿真,因此对于量化值,需要进行测量。不过,如果输入信号周期比通道之间的群延迟大 1,000 倍以上,那么该影响一般可以忽略不计。

噪声仿真

以下噪声计算考虑放大器和电阻器噪声。请注意,来自 U1 的噪声被 U2 反相并添加到差分输出中。由于该噪声是直接相关的,所以它直接相加,而不是通常用于噪声源的平方和根加法。另请注意,输出滤波器近似表示为一阶滤波器,但它是一个更复杂的滤波器。计算得出的噪声与仿真噪声非常接近(计算值 = 30.5µVRMS,仿真值 = 28.4µVRMS)。

计算得出的噪声与仿真噪声非常接近(计算值 = 30.5µVRMS,仿真值 = 28.4µVRMS)。请参阅计算 ADC 系统的总噪声,了解有关此主题的详细理论。

瞬态 ADC 输入稳定仿真

以下仿真显示了在 500kSPS 的采样速率下稳定至满量程直流输入信号的情况。该类型的仿真表明已正确选择采样保持反冲电路。请参阅 SAR ADC 前端元件选择简介,了解有关此主题的详细理论。

设计中采用的器件

器件 主要特性 链路 其他可能的器件
ADS8912 18 位分辨率,500kSPS 采样速率,集成基准缓冲器,全差分输入,Vref 输入范围为 2.5V 至 5V。 具有内部 VREF 缓冲器、内部 LDO 和增强型 SPI 接口的 18 位 500kSPS 单通道 SAR ADC 精密 ADC
OPA320 20MHz 带宽,轨到轨(具有零交叉失真),VosMax = 150μV,VosDriftMax = 5μV/C,en = 7nV/√Hz 精密、零交叉、20MHz、0.9pA Ib、RRIO、CMOS 运算放大器 精密运算放大器 (Vos < 1mV)

主要文件链接

米6体育平台手机版_好二三四 (TI),SBAA265 的源文件,支持软件