1 简介

就像 CPLD 或 FPGA 一样，CLB 由可以通过多种方法进行配置以实现自定义逻辑块的可编程逻辑基元组成。使用基于 GUI 的 SysConfig 工具和功能调用对 CLB 进行编程，而不是使用 VHDL 或 Verilog 来配置这些逻辑基元。由于配置方法不同，因此从技术上来说 CLB 不是 CPLD 或 FPGA，但可以用来实现相同的结果。

与外部 CPLD 和 FPGA 相比，CLB 具有一定的优势。CLB 位于 C2000 器件内部，因此它可以直接访问关键的 CPU 和外设信号，而不必考虑引脚延迟。此外，一个简单的内置 HLC 处理器可处理 CLB 与 C2000 存储器之间的数据传输，从而使 CLB 能够与 C2000 处理器上运行的软件配合工作。

借助 CLB，现在可以将外部自定义逻辑吸收到 C2000 器件中，在 C2000 内创建自定义外设，并在输入级、输出级或外设内许多预定义的位置修改现有的 C2000 控制外设。以下各节包含有关如何实现最常见用例的分步说明，以及 CLB 构建块的低级功能原理图，以帮助将 VHDL 或 Verilog 中的逻辑映射到 CLB。许多强大而灵活的 CLB 功能可提供很多好处，包括减少系统元件数量、增加区分米6体育平台手机版_好二三四的灵活性以及能够在器件出厂后通过软件在现场更新自定义逻辑。

本应用报告基于基本级别的 CLB 架构，该基本级别对于包括 F28004x、F2807x、F2837x 和 F2838x 系列在内的几种 C2000 器件是通用的。将来的版本将包括其他特性和扩展功能。