ZHCAA00E June 2013 – January 2024
在 I2C 通信期间,当从设备需要更多时间来处理数据包时,将时钟线保持在低电平是有效的。这种机制称为时钟拉伸,尽管这非常有用,但也可能导致器件无限期保持总线,从而使总线停止。
PHY-DL 层可以选择性检测线路保持太长时间的情况,如果检测到这种情况,PHY-DL 层可以复位接口。
此功能是根据 CONFIG_CI_PHYDL_TIMEOUT 启用的。USCI 和 USI 实现方案使用 TA1 来实现此功能,而 eUSCI 包括此功能的硬件支持。