就示例中考虑的硬件控制情况而言，器件 2 和器件 3 始终处于硬件直通模式，因此对于偏斜补偿算法，这些器件也必须处于直通模式。

器件 2 延迟线校准：器件 1 使用分配的 ID 调用器件 2，一旦器件 2 收到校准调用，就会使用器件 1 发送的数据包来校准其延迟线。在旁路模式下，器件 3 使用 CPU 控制将从器件 2 收到的数据包传输到器件 1。

器件 3 延迟线校准：器件 1 使用分配的 ID 调用器件 3，一旦器件 3 收到校准调用，就会使用器件 1 发送的数据包来校准其延迟线。在旁路模式下，器件 2 使用之前经过校准的硬件通道，将从器件 1 接收到的数据包传输到器件 3。

器件 1 延迟线校准：一旦器件 2 和器件 3 延迟线完成校准，就会进入旁路模式，此时接收到的数据包将通过每个器件的硬件通道进行传输。在这种配置下，器件 1 会通过发送数据包开始校准其延迟线，而发送的数据包会返回其 Rx。这样一来，器件 1 实际上是在外部环回网络中进行自我校准，此时环路由器件 2 和器件 3 的硬件通道构成。

因此，如图 #GUID-C01C49AA-ECF3-42BB-A0A1-5CB4DC04A55D 所示，所有三个器件会分阶段进行校准，到校准结束时，菊花链中所有器件的 Rx 延迟线均会配置适当的值。

图 5-14 硬件控制下偏斜补偿的延迟线校准图

下表列出了用于为三器件菊花链系统构建偏斜补偿算法的不同函数。如前所述，偏斜补偿算法是根据快速串行接口 (FSI) 偏斜补偿 中的现有示例而构建的，表 5-6 仅提供为了在菊花链拓扑中进行偏斜补偿而创建的函数。

请注意，如果器件 2 和器件 3 也应进行传输，则必须扩展上述偏斜补偿算法，以便通过使校准后的系统 Rx 延迟线保持完好，校准 Tx 时钟上存在的延迟线和这些器件的数据线。