ZHCAA53 January   2022 INA818

 

  1.   摘要
  2.   商标
  3. 1单 N-FET 或 P-FET 与互补 N-P-FET 输入级限制
  4. 2示例 1:低侧电流检测运算放大器中来自 VCM 的输出摆幅限制
  5. 3双极和 CMOS 输出级拓扑和输出摆幅限制
  6. 4示例 2:仪表放大器的输出摆幅限制
  7. 5总结
  8. 6参考文献

双极和 CMOS 输出级拓扑和输出摆幅限制

放大器的输出摆幅范围是允许放大器线性工作的输出电压范围。与 VCM 一样,输出摆幅 (Vout) 的限制与输出级中的晶体管工作电压有关。根据具体的应用和拓扑,Vout 可能相对于轨多少受到限制,而无论它们是单轨、双轨还是非对称轨。尽管一些互补 MOSFET 设计非常接近完美,但完美的轨至轨性能在实践中并不存在。

许多应用要求 Vout 仅摆动到一个轨,通常是负轨。最早的运算放大器输出级采用电阻下拉式 NPN 发射极跟随器配置(图 3-1 A)来实现这一点。负轨的下拉电阻允许输出接近负轨,但这会极大地限制灌电流并导致输出响应缓慢。一种类似设计(双极或 MOSFET)利用 NPN/NMOS 电流源取代了下拉电阻,可以提供更高的增益,以及 负轨输出摆幅(图 3-1 B)。

随着现代互补双极工艺的出现,匹配度更好的高速 PNP 和 NPN 晶体管成为了可能。最终,互补发射极跟随器输出级(图 3-1 C)开发成功,它最大的优势就是低输出阻抗。此拓扑的主要缺点是其输出摆幅有限,由于级中的晶体管工作电压的影响,通常约为到轨 1V 或更多。具体来说,PNP 电流源的最小正向偏置电压 (VFB-P) 和基极-发射极电压 (VBE-N) 会限制到正轨的摆幅,而 NPN 电流源的 VFB-N 和 VBE-P 会限制到负轨的摆幅。因此,互补双极输出级的全输出电压摆幅为:

Equation6. +Vs - Vsat (npn) - Vbe (pnp) > Vout > -Vs + Vsat (pnp) + Vbe (npn)

较新的互补共发射极或共源级(图 3-1 D 和图 3-1 E)允许运算放大器摆幅更接近轨,但这两个级的输出阻抗都很高。对于此级的双极版本,到每个轨的输出摆幅限制来自 Vce, (sat),或者使每个晶体管保持在线性区域内工作所需的最小集电极-发射极电压。双极晶体管的典型 Vsat 在 25ºC 时为 300mV,温度每升高 1ºC,大约变化 -2mV。

Equation7. -Vs + Vsat < Vout < +Vs - Vsat

图 3-1 (E) 中所示,我们可以对此级的 MOSFET 版本进行类似的分析。输出摆幅限制源自 MOSFET 导通电阻 (Ron),而在三极管区域中,这会导致相对于轨的输出电压范围限制等于 Id × Ron。实际上,在非线性工作区域内,MOSFET 充当一个小电阻并会产生压降。在空载条件下,Id = Iq,由压降引起的限制在 5mV 到 50mV 之间,这被视为近乎 真正的轨至轨性能。

Equation8. -Vs + Id x Ron > Vout > +Vs + Id x Ron

请记住,在正常工作条件下,Id 等于输出晶体管的静态电流 Iq 加上负载电流。换句话说,输出摆幅会随着负载电流的增加而减小。数据表中包含用于说明此效应的图表,请寻找输出电压摆幅与输出电流的关系图(通常称为爪形曲线)。在曲线范围内运行以保持线性工作

图 3-1 常见的输出级拓扑