受控阻抗传输线路是其特性阻抗 Z₀ 受布线几何形状严格控制的布线。通常，这些布线与传输介质（如电缆和线路端接器）的差分阻抗相匹配，以最大限度地减少信号反射。在数字隔离器周围，受控阻抗布线必须与隔离器输出阻抗 Z₀ ~ r_O 相匹配，，即源阻抗匹配。

图 4-3 源阻抗匹配：Z₀ ~ r_O

为了确定 Z₀，需要确定隔离器的动态输出阻抗 r_O = ΔV_OUT/ΔI_OUT。为此，由两个性线段来近似表示图 4-4 中的输出特性（取自 ISO7240 数据表），这两个线性段表明在低电压下 r_O 大约为 260Ω，而对于该曲线的绝大部分（因此包含输出的转换区域），r_O 大约为 70Ω。

图 4-4 隔离器输出特性

所需的布线几何形状（例如布线厚度 (t) 和宽度 (w)、布线与相邻接地层之间的距离 (d) 以及 PCB 介电常数 (ε_r)）部分取决于电路板制造工艺的镀铜能力和所选电路板材料的介电常数。典型值为 1oz 和 2oz 铜镀层，导致布线厚度分别为 t = 1.37mil 和 t = 2.74mil。FR-4 环氧树脂玻璃的介电值对于微带而言 ε_r 在 2.8 和 4.5 之间变化，对于带状线布线而言 ε_r = 4.5。

在给定 t 和 ε_r 的情况下，设计人员可通过布线宽度 w 和距离 d 自由定义 Z₀。然而，对于 PCB 设计，最关键的尺寸不是 w 和 d 的绝对值，而是这两者之比 w/d。为减轻设计人员的任务，图 4-5 绘制了特性布线阻抗与宽高比 (w/h) 的函数关系，其中布线厚度为 2.74mil（2oz 铜镀层），FR-4 介电常数为 4.5，布线高度为比接地平面高 10mil。

图 4-5 特性阻抗作为 w/h 比的函数

从图 4-5 中可以明显看出，70Ω 设计需要大约 0.8 的 w/h 比。正如下述章节参考平面 所述，设计低 EMI 电路板需要在信号布线与接地平面之间实现紧密的电耦合，这可通过确保 h = 10mil 来实现。因此，相应的布线宽度为 8mil。必须在整个布线长度上保持该宽度。否则，布线宽度的变化会导致特性阻抗不连续，从而导致反射和 EMI 增加。

请注意，上述设计示例只是实现所需 Z₀ 的众多可能设计之一。更高或更低的铜镀层导致不同的布线厚度，或者可以使用不同的 PCB 材料，但需要改变 w/d 比。表 4-1 提供了用于计算特性阻抗 Z₀ 的更为复杂的数学公式，同时考虑了布线厚度、宽度和介电常数。

表 4-1 0.2 < w/d < 1 条件下的微带公式⁽¹⁾

	εeff = 有效介电常数，其中考虑了以下参数： 空气的介电常数 PCB 材料的介电常数 相对于接地平面的高度 标称布线宽度
	weff = 有效布线宽度，其中考虑了以下参数： 标称布线宽度 布线厚度 相对于接地平面的高度
	Z0 = 特性阻抗，其中考虑了以下参数： 有效布线宽度 相对于接地平面的高度 有效介电常数