在接收器中，传输的波形由以 2949.12MHz 的采样率运行的 ADC 进行数字化。通过将集成的 PLL 和 VCO 输出除以 3 来生成 ADC 的时钟。来自 ADC 的数字化数据进入数字降压转换器块 (DDC)。在 DDC 内，通过与来自 NCO 的载波频率混合，数据解调为 IF 频率。对于此设计，接收器使用的载波频率为 1.82GHz，因此 IF 频率为 20MHz。在 DDC 内，也会过滤解调的数据，并将采样率降低 6 倍，以将数据速率降低至 491.52MHz。

在 DDC 之后，大幅减少的数据以 9.8304Gbps 的 SERDES 速率通过 JESD204B 接口传输至 TSW14J56EVM。TSW14J56EVM 捕获来自收发器的数据并存储至外部 DDR 存储器。图 2-3 所示为 AFE76xx 器件中的接收器数据路径。

图 2-3 AFE76xx 中的接收器数据路径