TSW4086 具有一个板载 AFE76xx 器件。LMK04610 采用双环路 PLL，提供具有极低时钟抖动且符合 JESD204B 标准的时钟。第一个 PLL 锁定到频率为 122.88MHz 的板载 VCXO。第二个 PLL 锁定到几 GHz 的时钟，并生成 AFE76xx 器件和 FPGA 的参考时钟。AFE76xx 中的内部 RF PLL 为片上数据转换器合成了一个低噪声 9GHz 或 6GHz 时钟，并将一个分频时钟提供给 SERDES PLL 作为参考时钟。

TSW14J56 或 TSW14J57 用于捕获 ADC 输出数据或将数据馈送到 DAC。LMK04610 还为 TSW14J5x 上的 FPGA 提供参考时钟和 SYSREF 信号。

LMK04610 特性包括：

• 低抖动双环路 PLL 架构
• JESD204B 支持
• 8 个频率组中的 10 个差分输出时钟
• 2 个选择性参考时钟输入
• <1W 典型功耗

图 2-2 TSW0486 EVM 测试设置