3 PSpice 中的环路稳定性测试电路和仿真

在环路稳定性测试中，频率响应分析器会绘制波特图，但并非通过获取开环传递函数的方式来实现，而是直接计算输出和输入信号的增益和相移。该过程如图 3-1 中所述。

在图 3-1 中，f_INJ 是注入信号频率，[f_START, f_END] 是扫频范围，V_A(AC) 和 V_B(AC) 是注入和输出电压点处电压的交流分量。

在 PSpice 中，环路稳定性测试仿真遵循相同的过程。假设使用具有典型峰值电流模式控制功能的同步降压转换器，如图 3-2 中所示。

开环传递函数是在参考应用手册 SNVA793 中得出的。将图 3-2 中所示电路的参数代入其传递函数时，便可以得到图 3-3 中所示的理论波特图。

在进行环路稳定性仿真时，纹波注入的电路连接应当与实际环路测试相同。另外，负责执行扫描的频率响应分析器功能部分也需要通过 PSpice 命令来实现。综合这些考虑因素，仿真电路如图 3-4 中所示。

在图 3-4 中，一个交流电压源与一个 50Ω 的典型电阻器并联。电压应非常小，以便转换器的直流工作点不会发生变化。本例中采用幅度为 10mV 的电压源。交流电源的频率会扫描变化，因此这里采用一个变型 freq。在正确连接纹波注入后，通过红色方框中列出的 PSpice 命令实现频率扫描。下面详细介绍了相关命令。

第 1 行：.param freq = 10k

第 1 行是 freq 的定义并设置了默认值。

第 2 行：.TRAN 0 {10/Freq+150u} 150u

第 2 行定义了单个频率点的仿真时间。通常，它从 0 开始，并在转换器达到稳定工作状态一定时间后结束。本例中，降压转换器在 150us 后实现稳定工作。在此之前，它处于启动状态，不适合用于环路测试。在 150us 后，剩余的仿真时间为当前频率下的 10 个周期。10 个周期的长度足够仿真器计算输入和输出信号上的增益和相移。

第 3 行：.STEP DEC PARAM FREQ 10k 100k 100

第 3 行定义了频率扫描的总范围和步长。本例中，扫描从 10kHz 开始，到 100kHz 结束。步数为每相差 10 倍 100 步。因此，10kHz 至 100kHz 范围内总共需要进行 100 步扫描。

第 4 行：.PROBE64 P(FREQ)

第 4 行是 PSpice 中的探测和绘图命令。

第 5 行：.options MINSIMPTS = 1000

第 5 行指定了仿真输出中每个部分的最小点数。

运行仿真时，将会仿真一组波形并载入探测窗口中。首先选择 FRA 函数并使用波形数据文件，分别由 Bode-out 和 Bode_in net 设置布线 1 和 2。然后可以处理波特图，如图 3-5 中所示。

仿真得到的波特图与计算得到的波特图相差很小。因此，它验证了环路测试注入电路和频率响应分析器建模功能，以便可以通过瞬态 PSpice 模型应用于任何类型的直流/直流转换器仿真。