ZHCABB1B August   2021  – January 2023 AM68 , AM68A , AM69 , AM69A , DRA821U , DRA829V , TDA4VM

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 特性
      1. 1.1.1 支持的特性(版本 0.10.0)
      2. 1.1.2 不支持的特性(版本 0.10.0)
    2. 1.2 电子表格概述
      1. 1.2.1 输入工作表
      2. 1.2.2 输出工作表
      3. 1.2.3 其他工作表
    3. 1.3 默认 SDK 配置
  4. 2定制 DDR 配置
    1. 2.1 Config 工作表
      1. 2.1.1 系统配置
      2. 2.1.2 存储器突发配置
    2. 2.2 DRAMTiming 工作表
      1. 2.2.1 延迟参数
      2. 2.2.2 非延迟参数
    3. 2.3 IO 控制工作表
      1. 2.3.1 确定 IO 设置
      2. 2.3.2 处理器/DDR 控制器 IO
      3. 2.3.3 DRAM I/O
  5. 3软件注意事项
    1. 3.1 更新 U-Boot
      1. 3.1.1 更新 DDR 寄存器设置
      2. 3.1.2 更新源以设置可用存储器大小
    2. 3.2 更新 RTOS PDK
      1. 3.2.1 更新 DDR 寄存器设置
  6. 4疑难解答指南
    1. 4.1 主题/问题
      1. 4.1.1 主题 1
      2. 4.1.2 主题 2
      3. 4.1.3 主题 3
  7. 5参考文献
  8.   修订历史记录

存储器突发配置

此部分的每个参数的其他详细信息可在下述列表中找到:

  1. 突发长度
    1. 说明:此参数对应于 LPDDR4 存储器的 MR1[1:0] 并定义了单个READ (读取)或 WRITE (写入)命令期间在每个数据引脚上传输的数据位的数量。
    2. 有效值:由下拉菜单列表定义,与工具支持的突发长度相匹配。尽管 LPDDR4 存储器可能支持其他配置,但该工具仅支持 16 位连接突发长度。
  2. 读取前同步码
    1. 说明:此参数对应于 LPDDR4 存储器的 MR1[3] 并定义了 READ 前同步码是否切换。
    2. 有效值:由下拉菜单列表定义。
  3. 读取后同步码
    1. 说明:此参数对应于 LPDDR4 存储器的 MR1[7] 并定义了时钟周期内的读取后同步码的长度。
    2. 有效值:由下拉菜单列表定义。
  4. 写入后同步码
    1. 说明:此参数对应于 LPDDR4 存储器的 MR3[1] 并定义了时钟周期内的写入后同步码的长度。
    2. 有效值:由下拉菜单列表定义。
  5. 数据总线反转(读取)
    1. 说明:此参数对应于 LPDDR4 存储器的 MR3[6] 并定义了数据总线反转 (DBI) 函数在READ (读取)期间是否启用。
    2. 有效值:由下拉菜单列表定义。
  6. 数据总线反转(写入)
    1. 说明:此参数对应于 LPDDR4 存储器的 MR3[7] 并定义了数据总线反转 (DBI) 函数在WRITE (写入)期间是否启用。
    2. 有效值:由下拉菜单列表定义。