ZHCABE4A July 2021 – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120
TLV320ADCx120 和 PCMx120-Q1 系列支持三种不同的共模容差模式，应根据预期的最大共模变化选择这些模式。较宽的共模容差的确会降低其他性能参数，因此建议选择尽可能最低的容差模式。
| P0_R58_D[7:6]：CH1_INP_CM_TOL_CFG[1:0] | 通道 1 输入共模容差 |
|---|---|
| 00（默认值） | 通道 1 输入共模容差：交流耦合输入 = 100mVPP，直流耦合输入 = 2.82VPP。 |
| 01 | 通道 1 输入共模容差：交流/直流耦合输入 = 1VPP。 |
| 10（高 CMRR 模式） | 通道 1 输入共模容差：交流/直流耦合输入 = 0AVDD（仅在输入阻抗为 10kΩ 和 20kΩ 时才支持）。对于 2.5kΩ 的输入阻抗，输入共模公差为 0.4V 至 2.6V。 |
| 11 | 保留（不使用此设置） |
务必记住，在所有模式下，器件的满量程仍然是 2Vrms。这对于较大的共模信号尤其重要，因为它们会限制有效的输入范围。例如，模式 2 可以支持 0V 到 AVDD 的共模范围，但在这两个极值处，都没有剩余空间可将差分信号应用于输入引脚。PGA 增益可用于根据需要放大差分信号，但衰减的共模信号也将被放大。