ZHCABE7A November 2021 – April 2022 PCM5120-Q1 , PCM6120-Q1 , TLV320ADC5120 , TLV320ADC6120
DRC 算法是一种混合信号解决方案，其中通道的模拟可编程增益放大器 (PGA) 由闭环控制数字算法控制。图 2-1 显示了器件的信号处理链。为了响应输入信号的变化，DRC 算法监测来自 ADC 的数字化信号并调整 PGA，以保持低于某个阈值的恒定目标电平。如果信号低于阈值电平，那么 DRC 会增大 PGA 增益。如果信号高于阈值电平，那么 DRC 会保持默认的 PGA 增益。使用 PGA 的模拟电路来改变输入信号以提供最佳的噪声性能，因为该电路避免了数字电路中增加量化噪声的增益调整。此外，DRC 算法在 PGA 更改期间使用小阶跃幅度来减少输入信号中的失真。如使用 DSP_CFG1 寄存器选择 DRC 所示，可以使用 DSP_CFG1 寄存器（页面 = 0x00，地址 = 0x6C）的 DRE_AGC_SEL 和 DRC_EN 位来选择 DRC。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 3 | DRE_AGC_SEL | R/W | 0b | 当启用了任何通道时，选择 DRE 或 AGC。 0d = 选择 DRE。 1d = 选择 AGC。 |
| 1 | DRC_EN | R/W | 0b | 动态范围压缩 (DRC)与 DRE 相同，无数字增益补偿 0d = 禁用 DRC。根据 DRE_AGC_SEL 位的不同，器件可以处于 DRE 或 AGC 模式中。 1d = 启用 DRC。器件无法处于 DRE 或 AGC 模式。 |
可以使用以下寄存器位为每个通道独立启用或禁用 DRE/DRC：