ZHCABE7A November 2021 – April 2022 PCM5120-Q1 , PCM6120-Q1 , TLV320ADC5120 , TLV320ADC6120
DRE 和 DRC 算法具有防止 PGA 对有界输入信号饱和的特性。当通道增益（PGA 增益）大于 0dB 时，输入信号电平被压缩以避免削波。使用 DSP_CFG1 寄存器（页面 = 0x00，地址 = 0x6C）的 EN_AVOID_CLIP 位启用该功能。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 0 | EN_AVOID_CLIP | R/W | 0b | 通道增益大于 0dB 且启用 DRE、DRC 或 AGC 模式之一时的抗削波器。0d = 根据用户编程值保持通道增益。 1d = 当通道增益大于 0dB 且信号电平超过第 4 页中设置的编程阈值设置时，信号电平被压缩以避免削波。 |
当一些恒定模拟可编程增益 (C0 dB) 与 DRE 或 DRC 一起配置时，会产生 PGA 抗饱和功能的典型应用示例。将输入信号电平增加到超过某个电平 (-C0 dB) 会导致 PGA 输出饱和，这对模拟电路的性能是有害的。启用 PGA 抗饱和功能后，即使输入信号电平增加到超过 – C0 dB 电平，PGA 输出也不会饱和，因为 PGA 增益降低，并且剩余的增益应用于数字侧。整体通道增益保持不变。