9 驱动和反馈时序

演示中驱动和反馈时序的精度对于正确执行 FOC 环路计算至关重要，进而对整体电机控制性能也至关重要。为了实现目标，此演示设置如下所示：

• 50KHz PWM 周期时间
  • 由于 EPWM 外设时钟为 250MHz 而实现了 12 位以上的 PWM 分辨率
    • 50KHz/4ns = 5000，这大约等于 12.28 位的分辨率
• 100KHz FOC 环路更新
  • 每个 PWM 周期具有 2 个更新
  • 允许在触发点前有 10µs，直到可以捕获反馈，FOC 环路关闭，并且 PWM 值在影子寄存器中更新
  • 此处为实现的时序图：
    图 9-1 时序图

• 适用于 EnDat2.2 和 Σ-Δ 反馈数据的精确触发
  • 在 PWM 外设和 ICSSG0 的 IEP 计时器之间使用同步技术，以便在 PWM 周期中的任何时刻精确放置触发器
  • EPWM SYNCO 信号可将 IEP 计时器计数器复位，并使用 CMP1 和 CMP2 值触发 EnDat 和 Σ-Δ 的起始点
    图 9-2 同步技术
  • 技术显示在下图中，结果显示在“基准测试结果”部分中