ZHCABJ1 February   2022 AWR6843 , AWR6843AOP , IWR6843 , IWR6843AOP

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2雷达系统概述
    1. 2.1 架构概述
    2. 2.2 用于评估的设备
      1. 2.2.1 硬件
      2. 2.2.2 软件
    3. 2.3 雷达测量周期
  5. 3工作模式优化
    1. 3.1 采集周期概述
    2. 3.2 采集周期优化参数
    3. 3.3 采集周期优化权衡
    4. 3.4 采集周期优化实现
      1. 3.4.1 单一线性调频脉冲持续时间
      2. 3.4.2 线性调频脉冲数
      3. 3.4.3 Tx 天线数
  6. 4空闲模式优化
    1. 4.1 帧间周期概述
    2. 4.2 空闲模式技术
      1. 4.2.1 电源域组件
        1. 4.2.1.1 DSP 电源域关断
      2. 4.2.2 数字域组件
        1. 4.2.2.1 DSS 时钟选通(DSP 子系统)
        2. 4.2.2.2 MSS VCLK 至 40MHz(主子系统)
        3. 4.2.2.3 BSS 时钟选通(雷达子系统 - BIST)
      3. 4.2.3 模拟域组件
        1. 4.2.3.1 RF 断电(雷达子系统 - 模拟前端)
        2. 4.2.3.2 APLL 断电(雷达子系统 - APLL)
      4. 4.2.4 组件摘要
    3. 4.3 空闲模式实现
      1. 4.3.1 68xx 低功耗演示中的空闲功耗 CLI 配置
      2. 4.3.2 调用空闲模式的示例
        1. 4.3.2.1 标称断电方案
        2. 4.3.2.2 完全断电方案
        3. 4.3.2.3 快速断电方案(仅限时钟选通)
  7. 5功耗测量方法和结果
    1. 5.1 功耗测量方法
    2. 5.2 空闲模式功耗测量值
      1. 5.2.1 标称断电方案测量值
      2. 5.2.2 完全断电方案测量值
      3. 5.2.3 快速断电方案测量值
  8. 6参考文献

MSS VCLK 至 40MHz(主子系统)

条件:处于空闲时间时,在活动时间和处理已完成的帧中,或在帧之间。

操作:MCU VCLK 可以从 200MHz 降至 40MHz。需要检查依赖于 MCU 时钟且需要在此时间段内运行的其他外设的计时,以及任何依赖于操作系统的计时器。