7 关键要点

本应用手册详细说明了不同的 ADC 时序组件，多路复用 Δ-Σ ADC 如何对数据进行采样和处理，以及如何使用 ADC 数据表中的信息来选择符合系统周期时间要求的器件。下表总结了本文档中介绍的要点：

• Δ-Σ 调制器数据需要一些时间才能通过数字滤波器传播，进而导致转换延迟。
• Sinc 滤波器转换延迟近似等于与 sinc 滤波器阶数相当的转换周期数。例如，sinc³ 滤波器通常具有三个转换周期延迟。
• ADC 无法识别输入信号的显著变化，例如发生阶跃输入时。在开始转换过程之前，确保输入信号已稳定。
• 在特定条件下，一些 ADC 可以向用户隐藏不稳定的数据。
• 第一个转换数据受到与 sinc 滤波器阶数成比例的转换延迟影响，而第二个及后续转换数据在大多数情况下都近似为 1 / ODR。
• 单次模式要求数字滤波器在每次转换结果后复位，以与第一次转换延迟相当的速率提供所有数据。连续转换模式通常会以 1 / ODR 的速率提供第二个及后续数据。
• 一些 ADC 包含可编程延迟，以便将转换过程开始前的外部模拟稳定考虑在内。此延迟只会在转换触发时发生，并会随着时钟频率调整。
• 每个 ADC 均包含一个开销时间，以便在转换结果可用之前处理数据。该时间仅影响第一次转换延迟，无法由用户更改，并会随着时钟频率而调整。
• ODR、可编程延迟和 ADC 开销时间会随着时钟频率而调整。这使得用户可以相较于标称值增加或减少转换延迟，而不改变任何其他系统设置。
• 斩波功能会交换输入信号的极性并对两次转换求平均值，以生成稳定的转换结果。因此，数字滤波器必须在每次转换后复位，从而需要两个第一次转换延迟周期来生成单个稳定的输出。
• 外部信号调节电路具有一些有限的带宽，这可能导致模拟输入在 ADC 转换过程开始时还未稳定。可编程延迟可用于将任何模拟稳定延迟纳入考量，尽管这会增加总转换延迟。