表 8-8 列出了用于确定示例 1 中周期时间的系统参数：

首先，此示例使用 4.096MHz 的默认时钟频率 f_CLK，以便使用数据表中提供的标称转换延迟值。接着，需考虑此示例的第一次转换与第二次及后续转换延迟，因为每个通道需要多次转换并且使用连续转换模式。

根据表 5-1，使用 sinc³ 滤波器且 ODR = 1000SPS 时，ADS124S08 的第一个转换数据转换延迟 (t_FC) 为 3.156ms，而第二次及后续转换延迟 (t_SSC) 为 1ms。这些时间包括 ADC 开销，但不包括可编程延迟 t_DELAY（如适用）。方程式 14 使用 t_DELAY = 14 ∙ t_MOD 的默认值且 f_CLK = 4.096MHz 来计算 t_DELAY 的值（以毫秒为单位）：

ADS124S08 可编程延迟影响 t_FC，但不影响 t_SSC。包括可编程延迟的第一次转换延迟 t_{FC_TOTAL} 由方程式 7 计算得出：

最后，由于斩波技术，因此无需考虑额外的延迟。由于每个通道都包含一个第一次转换和两个第二次或后续转换，一个通道的扫描时间 t_CH 可以通过方程式 8 得出：

方程式 9 使用方程式 8 的结果来计算周期时间 t_CYCLE：

最终，本示例中 6 个转换结果的周期时间为 10.422ms。图 8-1 显示了给定设计参数下示例系统的时序图。

图 8-1 示例 1 的时序图