设计能够检测微安范围内电流的放大器时，必须考虑的一个设计方面是放大器的输入偏置电流。由于这些电流最终会流经分流电阻并进入放大器的 IN– 桥臂，因此设计人员只能使用输入偏置电流远小于所需最小测量点的放大器。因而，对于需要测量微安电流的设计，TI 米6体育平台手机版_好二三四系列中最佳选择是 INA190。在最差的情况下，该器件的偏置电流大小为 3nA，这应该能够尽可能地减少此误差在低量程中的影响。然而，此动态范围 (10000:1) 如此巨大会带来一个问题。

对于 INA190，由于最坏差情况下的摆幅至电压轨的限制，可实现的最大输出为 4.96V，因此对于最大为 100mA 的测量值，计算得出的最大可能分流电阻为 1.984Ω。

对于给定的条件，图 3-1 提供了采用此分流电阻时设计的总体输出误差曲线，而图 3-2 仅探讨了最低 0.1mA 的误差曲线，以便获得更高的粒度。

图 3-1 R_SHUNT = 1.984Ω、10µA 至 100mA 且具有理想分流电阻容差时整个测量范围内的总输出误差 (%)

图 3-2 R_SHUNT = 1.984Ω、100µA 至 100mA 且具有理想分流电阻容差时整个测量范围内的总输出误差 (%)

从后一条曲线可以看出，仅利用此器件无法满足该设计的误差规格要求。误差在约 300µA 时变得大于 5%，超过了所需的 10μA 最小设计值。在这个较小的设计末端，对于多个电流选择，实际上没有信号完整性，导致在 10μA 时的误差大于 150%。一旦选择了实际的 E96 或 E192 分流电阻值后，再加上考虑到分流电阻容差误差，情况就会变得更糟糕。

由于单个器件无法在设计范围内实现所需的误差规格，因此可以将量程拆分成多个部分，每个级负责量程的一部分来实现所需的规格。虽然存在很多不同的拓扑，但以下拓扑利用两个串联的分流电阻器将量程拆分成两个单独的测量区域。一个 P 沟道 MOSFET 在偏置时用作这些电阻器中较大电阻器上的虚拟短路，从而建立以下分流电阻器条件：

1. 当 PFET 断开时，总分流电阻为 R_{SHUNT, 1} 和 R_{SHUNT, 2} 之和。
2. 当 PFET 接通时，它用作 R_{SHUNT, 1} 的虚拟短路，并改为将大致 FET 的 R_DS(ON) e 用于分流电阻测量（实际影响为 R_DS(ON) 与 R_{SHUNT, 1} 并联）。设计中可能选择将 FET 最差情况下的 R_DS(ON) 作为 R_{SHUNT, 2} 的影响误差，或者设计人员可能选择将 FET 的标称 R_DS(ON) 包含在建议的分流电阻中，从而将容差误差减小至所选 FET 的 R_DS(ON) 的标称值与最差值之间的差值。

要在高侧实现此设计，需要几个额外的元件，以确保PFET 能够在正确的区域偏置，因为 FET 的源极电压大致等于设计的共模电压。这是通过 2N3904 BJT 晶体管、5.1V 齐纳二极管和几个电阻器来实现的。当 BJT 未偏置时，上拉电阻器与 BJT 配合使用将 FET 的栅极电压设为 V_CM = 24V，当 BJT 偏置时，齐纳二极管迫使栅极电压为 V_CM 低于 5V，从而使 PFET 进行正向操作状态。INA901 原理图 - 四十倍频程测量显示了建议的设计。

图 3-3 INA901 原理图 - 四十倍频程测量

利用此类拓扑同样也存在着一些相应的挑战。首先，在选择电阻器时，必须确保所选分流电阻器的压降不会对负载造成不必要的损害。另外，在开关网络的导通和关断时间期间，可能会出现失真效应，从而在切换期间使测量变得不可靠。最后，由于必须控制 FET 并记录其所在的状态，因此需要逻辑器件才能使用此类拓扑。Topic Link Label4中讨论了这一点。

设计步骤如下：

1. 设置上部区域限制：首先设计分流器，连接到到所选放大器的完整输出范围，同时考虑电源注意事项。如前面计算得出的，与上一节中的设计一样，上部区域的最大可能分流电阻为 1.984Ω。正如前文所确定的，利用单个器件提供这样的动态范围来实现规定的精度是不可接受的，因此现在的目标是为设计的较低部分创建另一个设计，然后通过 FET 的导通电压将这两个设计拼接在一起。因此，应在输出曲线上选择一个点，作为两个部分之间的过渡点。确保所选的点能够继续满足所需的规格并具有一些裕度。如 R_SHUNT = 1.984Ω、100µA 至 100mA 且具有理想分流电阻容差时整个测量范围内的总输出误差 (%) 所示，在 1mA 条件下，所选分流电阻之前的预期总误差小于 2%，因此选择了该点作为截止点。由于 1.984Ω 不是标准的电阻器值，因此选择最接近的标准值，四舍五入为 1.96Ω。
2. 设计下部区域：利用第 1 步中所选上部区域的下限，将此设为器件的满量程输入，并重新计算此区域的另一个“总”分流电阻值。
   Equation7. ${\mathrm{R}}_{\mathrm{SHUNT}, \max }=\frac{{\mathrm{V}}_{\mathrm{OUT},\mathrm{ }\max }}{\mathrm{增益}\times {\mathrm{I}}_{\mathrm{负载}, \max }}=\frac{4.96\mathrm{ }\mathrm{V}}{25\times 1 \mathrm{mA}}=198.4 \mathrm{\Omega }$
   该计算表明，对于此区域，可以使用高达 198.4Ω 的分流电阻。通常建议选择小于 198.4Ω 的值。该值提供了一些可供调整的裕度，以及在必要时提供一些迟滞，以便在两个区域之间更加稳定地过渡。为了方便起见，这里选择了 100Ω 作为下部区域的分流电阻值。为下部区域选择该值后，R_SHUNT = 100Ω、10µA 至 1mA 且具有理想分流电阻容差时整个测量范围内的总输出误差 (%) 显示了此电阻对应的预期总输出误差。
   图 3-4 R_SHUNT = 100Ω、10µA 至 1mA 且具有理想分流电阻容差时整个测量范围内的总输出误差 (%)
3. 选择 FET：理想情况下，所选的 FET 需要具有尽可能小的 R_DS(ON)。这里存在一个挑战，即通常情况下，具有较小 R_DS(ON) 值的 FET 是通过采用较大的基板来实现的，因此对于空间有限的应用来说，可能更难以实现较小的值。在本设计中，选择了 CSD22206W P 沟道 FET，其中 V_GS = –4.5V 时 R_DS(ON) 最大值为
   5.7mΩ（典型值为 4.7mΩ）。
4. 确认上部分流电阻值：对于每个设计状态，都是结合两个元件来构成设计的分流电阻值。当 FET 断开时，相应元件为串联的 R_{SHUNT, 1} 和 R_{SHUNT, 2}。由于此类设计中会使用逻辑器件，因此可以在逻辑器件中编程设置真实的标称值，而误差就是最差情况下两个电阻器的容差值。由于这两个电阻器是串联的，其值会相加；如果为这两个电阻器选择相同的容差值，那么最坏情况下的容差误差就是所选的容差值。
5. 确认下部分流电阻值：当 FET 接通时，R_DS(ON) 会变为占主导的上部元件，而总分流电阻值为该值与 R_{SHUNT, 2} 串联。对此区域重复上一步骤，可以发现，下部区域的标称分流电阻值为 R_{SHUNT, 2} 与 FET 的典型 R_DS(ON) 值之和，也即 1.9647Ω。这仍然小于计算得出的最大值 1.984Ω，因此是有效的选择。虽然 R_DS(ON) 的容差与 FET 的电阻值来说相差很大，但是对总电阻值的总体影响很小，因此不会导致误差过大，具体如Equation8 和Equation9 所示。
   Equation8. $R_{\mathrm{SHUNT}, MAX}={\mathrm{R}}_{\mathrm{SHUNT}, 2, MAX}+{\mathrm{R}}_{DS(ON）, MAX}=1.962 \Omega +0.0057 \Omega =1.9677 \Omega$
   Equation9. ${\mathrm{e}}_{\mathrm{SHUNT}}=\frac{{\mathrm{e}}_{\mathrm{SHUNT}, \mathrm{实际值}}-{\mathrm{e}}_{\mathrm{SHUNT}, \mathrm{IDEAL}}}{{\mathrm{e}}_{\mathrm{SHUNT}, \mathrm{IDEAL}}}\times 100\%=\frac{3 \mathrm{m\Omega }}{1.9647 \mathrm{\Omega }}\times 100\%=0.153\%$
6. 如果需要，建立迟滞：必要时，还可以使用迟滞设置点来确保 FET 过渡点的稳定性。这里决定了在 1mA 和 1.5mA 之间设置迟滞点，以确保 FET 中的平稳过渡。FET 的控制中对此进行了更加详细的讨论。

10µA 至 100mA 时整个测量范围内的输出电压 (V) 显示了所得到设计的输出范围。请注意，此曲线显示 P 沟道激活发生在 1.5mA 标记处，与前面提到的迟滞正向点一致。

图 3-5 10µA 至 100mA 时整个测量范围内的输出电压 (%)

要注意的一个重要方面是所指定的实际十倍频程电流测量值。在检查电流检测放大器的整个范围时，对于新设计人员来说，这样少量的实际检测范围专用于设计的其中一个部分，往往会觉得这很愚蠢，但10µA 至 100mA 时整个测量范围内的输出电压 (V) - 对数标度显示了图 3-5 中相同的数据，其中 x 轴现在采用对数标度：

图 3-6 10µA 至 100mA 时整个测量范围内的输出电压 (%) - 对数标度

以对数底数形式查看该范围可以观察到，从“十倍频程测量”角度来看，这些分段各自均大致占相同的比例，其中每个器件处理约 20 个测量值。各种器件或许都能够或多或少地自行处理，并通常主要由器件在最差情况下的失调电压来指示。

然后，在 TINA-TI 中对设计进行模拟，以确认设计预期。INA190 宽测量原理图显示了模拟以及测量点。

图 3-7 INA190 宽测量原理图

对于模拟，进行了直流分析，以检查整个范围内的预期输出。表 3-1 列出了该电路的预期直流输出。请注意，TINA-TI SPICE 模型包含各种典型参数，因此相较于而不是最差情况下的性能，下限范围内的误差与典型性能更为一致。

对于交流响应，这里结合利用了基于时间的阶跃响应信号与基于时间的开关来模仿 GPIO 栅极控制引脚的过渡情况。在实现中，此逻辑过渡通过 GPIO 执行并使用数字化输出作为反馈来在逻辑器件中进行跟踪，同时还会表现出一定的延迟。请注意，如 INA190 具有使能功能的双向、低功耗、零漂移、宽动态范围精密电流检测放大器 数据表的“阶跃响应（10mVPP 输入阶跃）”所示，INA190 输出需要约 40µs 来建立至稳定状态。INA190 四十倍频程设计动态响应显示了 INA190 输出建立至稳定状态所需的值。

图 3-8 INA190 四十倍频程设计动态范围

不出所料，可以观察到当 FET 激活并更改不同状态间的有效电阻时，这里存在一定的失真。