ZHCABR3G August 2021 – October 2022 66AK2G12 , AM3351 , AM3352 , AM3354 , AM3356 , AM3357 , AM3358 , AM3359 , AM4372 , AM4376 , AM4377 , AM4378 , AM4379 , AM5706 , AM5708 , AM5716 , AM5718 , AM5726 , AM5728 , AM5729 , AM5746 , AM5748 , AM623 , AM625 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442 , AM6526 , AM6528 , AM6546 , AM6548

2 PRU-ICSS 特性比较

表 2-1 PRU-ICSS 特性比较

特性	AM335x	AM437x		AM570x	AM571x	AM572x	AM574x	K2G	AM263x
特性	PRU-ICSS1	PRU-ICSS1	PRU-ICSS0	2 个 PRU-ICSS ⁽¹⁾	2 个 PRU-ICSS ⁽¹⁾	2 个 PRU-ICSS ⁽¹⁾	2 个 PRU-ICSS ⁽¹⁾	2 个 PRU-ICSS ⁽¹⁾	1 个 PRU-ICSS
PRU 内核数	2	2	2	2	2	2	2	2	2
最大频率	200MHz	225MHz ⁽²⁾	225MHz ⁽²⁾	200MHz	200MHz	200MHz	200MHz	200MHz	200MHz
IRAM 大小（每个 PRU 内核）	8KB	12 KB	4KB	12 KB	12 KB	12 KB	12 KB	16KB	12 KB
DRAM 大小（每个 PRU-ICSS 2 个 DRAM）	8KB	8KB	4KB	8KB	8KB	8KB	8KB	8KB	8KB
共享 DRAM 大小	12 KB	32KB	0 KB	32KB	32KB	32KB	32KB	64KB 带 ECC	32KB
通用输入（每个 PRU 内核）	直接；或 16 位并行采集；或 28 位移位	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta	直接；或 16 位并行采集；或 28 位移位	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta	直接；或 16 位并行采集；或 28 位移位；或 3 通道 EnDat 2.2；或 9 通道 Sigma Delta
通用输出（每个 PRU 内核）	直接；或移出	直接；或移出	直接；或移出	直接；或移出	直接；或移出	直接；或移出	直接；或移出	直接；或移出	直接；或移出
GPI 引脚（PRU0、PRU1）	17、17	13、0	20、20	0/21⁽³⁾、21/17	0/21⁽³⁾、21/21	21、21	21、21	20、20	17、20
GPO 引脚（PRU0、PRU1）	16、16	12、0	20、20	0/21⁽³⁾、21/17	0/21⁽³⁾、21/21	21、21	21、21	20、20	17、20
MPY/MAC	是	是	是	是	是	是	是	是	是
高速缓存	Y（3 组）	Y（3 组）	N	Y（3 组）	Y（3 组）	Y（3 组）	Y（3 组）	Y（3 组）	Y（3 组）
CRC16/32	0	2	2	2	2	2 ⁽⁴⁾	2	2	2
INTC	1	1	1	1	1	1	1	1	1
外设
UART	1	1	1	1/未引脚输出 ⁽⁵⁾	1	1	1	1	1
eCAP	1	1	未引脚输出	1/未引脚输出 ⁽⁵⁾	1	1	1	1	1
IEP	1	1	未引脚输出	1/未引脚输出 ⁽⁵⁾	1	1	1	1	1
MII_RT	2	2	未引脚输出	2	2	2	2	2	2
MDIO	1	1	未引脚输出	1	1	1	1	1	1

(1) 在整个 AM57xx 和 K2G 文档中，PRU-ICSS 和 PRUSS 名称都可互换使用以描述可编程实时单元 (PRU) 和工业通信子系统。

(2) AM437x 的默认频率是 200MHz。然而，可通过显示 PLL CLKOUT 实现最大频率 225MHz。有关在频率大于 200MHz 时配置此 PLL 时的 DSS 限制，请参阅 AM437x Sitara 处理器技术参考手册。

(3) AM571x 和 AM570x PRU-ICSS1 未引脚输出 PRU0 内核 GPI/GPO 。对于其他 AM571x 和 AM570x PRU 内核（PRU-ICSS1 PRU1、PRU-ICSS2 PRU0、PRU-ICSS2 PRU1）的每种引脚输出，都在 GPI/GPO 表 2-1 中列出。

(4) AM572x SR1.1 没有 CRC16/32。在 AM57x 米6体育平台手机版_好二三四系列中，此特性仅在 AM572x SR2.0、AM571x 和 AM570x 中可用。

(5) AM570x PRU-ICSS2 未引脚输出这些子模块。然而，这些子模块在另一 AM570x 子系统 (PRU-ICSS1) 中引脚输出。