时钟模块包含内部振荡器、时钟监测器以及时钟选择和控制逻辑。还提供了频率时钟计数器，用于根据 LFCLK 或 IO 引脚上提供的基准周期/脉冲来检查和/或校准高速时钟的频率。

通常，时钟源和时钟频率会对系统功耗产生很大影响。由于 SYSCTL 控制时钟源在不同功率模式之间的切换，用户只需为时钟选择合适的振荡器时钟源，并根据其典型应用使用频率范围有限的时钟。图 2-3 显示了经过简化的方框图。