米6体育平台手机版

7.4 AM574x

表 7-4 AM574x PDN 目标和去耦示例

电源名称⁽¹⁰⁾	静态 PDN 目标	动态 PDN 目标			每个电源的去耦电容器数量⁽¹⁾⁽²⁾⁽³⁾⁽⁴⁾⁽⁵⁾⁽⁹⁾
电源名称⁽¹⁰⁾	最大 R_eff (mΩ) ⁽⁷⁾	去耦电容器最大 LL (nH) ⁽⁶⁾⁽⁸⁾	最大阻抗 (mΩ)	相关频率 (MHz)	100 nF	220 nF	470 nF	1 µF	2.2 µF	4.7 µF	10 µF	22 µF
VDD_MPU	18	2	57	≤20	2		4	5			2
VDD_DSPEVE	22	1.6	40	≤30	2		4	5			2
VDD_CORE	32	1.6	43	≤30			5	4			1
VDD_GPU	22	2.1	48	≤30	2		4	3			1
VDD_IVA	48	2.1	179	≤30	2		2	2			1
VDDS_DDR1	18	1.5	130	≤100			8	1			1
VDDS_DDR2	18	1.5	130	≤100			8	1			1
CAP_VBBLDO_DSPEVE	不适用	6	不适用	不适用				1
CAP_VBBLDO_GPU	不适用	6	不适用	不适用				1
CAP_VBBDLO_IVA	不适用	6	不适用	不适用				1
CAP_VBBLD0_MPU	不适用	6	不适用	不适用				1
CAP_VDDRAM_CORE1	不适用	6	不适用	不适用				1
CAP_VDDRAM_CORE2	不适用	6	不适用	不适用				1
CAP_VDDRAM_CORE3	不适用	6	不适用	不适用				1
CAP_VDDRAM_CORE4	不适用	6	不适用	不适用				1
CAP_VDDRAM_CORE5	不适用	6	不适用	不适用				1
CAP_VDDRAM_DSPEVE1	不适用	6	不适用	不适用				1
CAP_VDDRAM_DSPEVE2	不适用	6	不适用	不适用				1
CAP_VDDRAM_GPU	不适用	6	不适用	不适用				1
CAP_VDDRAM_IVA	不适用	6	不适用	不适用				1
CAP_VDDRAM_MPU1	不适用	6	不适用	不适用				1
CAP_VDDRAM_MPU2	不适用	6	不适用	不适用				1

(1) 更多有关峰峰噪声值的信息，请参阅器件特定数据手册中的建议运行条件 表。

(2) ESL 必须尽可能低，且不超过 0.5nH。

(3) 根据特定器件数据手册规格一章中的建议运行条件 表，定义了供电网络 (PDN) 阻抗特性与器件活动（以不同频率运行）间的关系。

(4) 静态压降要求驱动 PMIC 或外部 SMPS 与处理器电源焊球之间的最大可接受 PCB 电阻。

(5) 假设外部 SMPS（电源 IC）反馈感应靠近处理器电源焊球。

(6) 高频 (30MHz–70MHz) PCB 去耦电容器。

(7) 从 SMPS/PMIC 到处理器的最大 R_eff。

(8) 去耦电容器的最大环路电感。

(9) 去耦电容器计数和值仅作为基线建议提供，并基于特定的 PCB 设计。TI 建议在制造前对所有 PCB 设计进行仿真，以确保满足处理器 PDN 要求。

(10) 成组导轨必须满足每个成员导轨的所有要求。