ZHCABZ5A November   2021  – December 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   F2800x 器件的硬件设计指南
  2.   商标
  3. 1引言
  4. 2典型的 F2800x 系统方框图
  5. 3原理图设计
    1. 3.1 封装和器件决策
      1. 3.1.1 F2800x 器件
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 迁移指南
      3. 3.1.3 引脚复用 (PinMux) 工具
      4. 3.1.4 可配置逻辑块
    2. 3.2 数字 IO
      1. 3.2.1 通用输入/输出
      2. 3.2.2 集成外设和 X-BAR
      3. 3.2.3 控制外设
      4. 3.2.4 通信外设
      5. 3.2.5 引导引脚和引导外设
    3. 3.3 模拟 IO
      1. 3.3.1 模拟外设
      2. 3.3.2 选择模拟引脚
      3. 3.3.3 内部与外部模拟基准
      4. 3.3.4 ADC 输入
      5. 3.3.5 驱动选项
      6. 3.3.6 低通/抗混叠滤波器
    4. 3.4 电源
      1. 3.4.1 电源要求
      2. 3.4.2 电源时序
      3. 3.4.3 VDD 稳压器
        1. 3.4.3.1 内部与外部稳压器
        2. 3.4.3.2 内部 LDO 与内部直流/直流稳压器
      4. 3.4.4 功耗
      5. 3.4.5 功率计算
    5. 3.5 XRSn 和系统复位
    6. 3.6 计时
      1. 3.6.1 内部与外部振荡器
    7. 3.7 调试和仿真
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 调试探针
    8. 3.8 未使用的引脚
  6. 4PCB 布局设计
    1. 4.1 布局设计概述
      1. 4.1.1 建议的布局实践
      2. 4.1.2 电路板尺寸
      3. 4.1.3 层堆叠
    2. 4.2 建议的电路板布局布线
    3. 4.3 放置元件
      1. 4.3.1 电力电子元件注意事项
    4. 4.4 接地层
    5. 4.5 模拟和数字分离
    6. 4.6 信号布线的引线和过孔
    7. 4.7 散热注意事项
  7. 5EOS、EMI/EMC 和 ESD 注意事项
    1. 5.1 电气过载
    2. 5.2 电磁干扰和电磁兼容性
    3. 5.3 静电放电
  8. 6最终详细信息和检查清单
  9. 7参考文献
  10. 8修订历史记录

XRSn 和系统复位

每个 F2800x 器件包含一个器件复位 (XRSn) 引脚,该引脚在被驱动为低电平时将器件复位。该引脚在上电复位 (POR)、欠压复位 (BOR) 或看门狗复位时也被驱动为低电平。器件上电时内部 POR 电路驱动 XRSn 并将所有 I/O 保持在高阻抗状态。一旦 VDDIO 超过 POR 阈值,器件的控制权就转移至 BOR。BOR 使器件一直处于复位状态,直到 VDDIO 超过 BOR 阈值并处于器件的工作范围之内。发生这种情况后,器件不再处于复位状态并且正常工作。BOR 电路本身负责监测 VDDIO 并检查电源轨是否处于工作范围之内。在器件运行期间的任意时刻,如果 VDDIO 电压降至 BOR 阈值以下,则 XRSn 被拉低,器件保持复位状态,直到电压恢复到工作范围之内。在看门狗复位期间,XRSn 引脚在 512 个振荡器时钟 (OSCCLK) 周期的看门狗复位持续时间内被驱动为低电平。

图 3-11 展示了器件引导阈值。

图 3-11 器件引导复位阈值

除了这些内部复位电路之外,用户还可以实现用于驱动 XRSn 引脚并使器件复位生效的外部电路。请注意,应该使用一个开漏器件来完成该外部电路。这些外部电路的示例包括外部看门狗、电源管理 IC 和电压监控器(用于 ASIL 应用)。

GUID-20210413-CA0I-GV9F-1X9V-WCVCMP42VZ2D-low.gif图 3-12 外部复位电路

在设计 XRSn 原理图时,需要在 XRSn 引脚和 VDDIO 之间连接一个强上拉电阻器。该电阻器的阻值应介于 2.2kΩ 和 10kΩ 之间。此外,为了改善噪声滤波,建议在 XRSn 和 VSS 之间连接一个小型电容器。该电容器应该为 100nF 或更小,因为较大的电容器会抑制看门狗复位以正确驱动 XRSn 引脚的能力。由于该引脚的重要性,还可以添加 ESD 保护二极管。

注: 复位脉冲宽度应超过 1.5 毫秒,以克服振荡器启动延迟和其他延迟。