在前面提到的带宽需求增加挑战中，信号完整性的最常见问题可能是 IL 随着频率的升高而急剧增加。例如，以位于服务器刀片上且必须连接到磁盘簇 (JBOD) 的 ASIC 典型用例来说，如#T5142228-4 所示。

图 2-2 IL 随频率升高而增加，而 PCB 距离保持不变

将服务器刀片 ASIC 的用例转换为 JBOD ASIC 时，总距离约为 5 + 15 + 15 + 10 = 45 英寸。请注意，额外的连接器和电缆会进一步导致 IL、反射（回波损耗）和其他通道损失。在 625MHz（1GbE 奈奎斯特）条件下，45 英寸 FR4 的插入损耗总计小于 10dB。但是，在 5GHz（10GbE 奈奎斯特）条件下，相同 PCB 布线长度 ([2 x 11.62]+ 7.75 + 3.88) 的总损耗接近 35dB！

很明显，IL 给 ASIC 维持高速链路完整性要求带来了挑战。此外，随机抖动、串扰和反射等寄生效应在高速下对降低总体 SNR（信噪比）起着更大的作用。结合起来，这些信号损失会使系统不堪重负，从而导致系统不合规或系统性能不佳。