ZHCAC48 February   2023 TLC6C5748-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2低 EMI 的设计注意事项
    1. 2.1 设计注意事项概述
    2. 2.2 详细的注意事项
      1. 2.2.1 顶层架构
      2. 2.2.2 高频信号
        1. 2.2.2.1  原始设置
        2. 2.2.2.2  3.3V I/O 电压,而非 5V
        3. 2.2.2.3  为具有展频的 GSCLK 使用独立 OSC
        4. 2.2.2.4  不在 GSCLK 上使用缓冲器
        5. 2.2.2.5  在 GSCLK 上使用缓冲器
        6. 2.2.2.6  降低信号频率
        7. 2.2.2.7  放置和 PCB 布局
        8. 2.2.2.8  ESD 增强
        9. 2.2.2.9  演示和测试结果
        10. 2.2.2.10 基准测试结果
  5. 3总结
  6. 4参考文献

基准测试结果

添加对策后,检查信号完整性是否必不可少,尤其是 GSCLK。有时,添加缓冲器时 GSCLK 波形会受到影响。根据数据表,应检查 GSCLK 是否满足芯片标准高/低脉冲大于 10us。对于 TLC6C5748-Q1 结构,检查第一个 TLC6C5748-Q1 和最后一个 TLC6C5748-Q1 GSCLK 引脚,确认是否符合数据表。

GUID-6343EC26-7811-4E4B-94DC-1DCDA2C0777C-low.jpg 图 2-13 第一个 TLC6C5748-Q1 GSCLK 波形
GUID-335D8D34-C466-4127-8897-5328915A50F8-low.jpg 图 2-14 最后一个 TLC6C5748-Q1 GSCLK 波形